[发明专利]一种高速并行采样方法

权利要求书

1.一种高速并行采样方法，其特征在于：包括以下步骤：

S1：时钟产生模块产生时钟信号后分别传输至分频单元、倍频单元，得到分频后的转换时钟信号和倍频后的数据时钟信号；

S2：将转换时钟模拟信号与数据时钟模拟信号均传输至ADC模块转换成数字信号输出至FPGA模块；

S3：在FPGA模块对应的数据接收单元内，设定每一帧采样数据包括20个比特，且最高比特位的两个比特中的值为预设值，其余比特位的比特中的值为实际采样值；

S4：所述数据接收单元同时接收数据时钟的采样数据，并判断来自ADC模块的数字信号与该数据时钟的采样数据的前两个比特中的值是否为预设值，若前两个比特中的值不是预设值，则进行预定时间的延迟后重新接收采样数据，直至前两个比特中的值为预设值，若是预设值，则正常接收数据，在每接收完一帧采样数据后，将采样数据发送至FPGA模块对应的FIFO存储单元，FIFO存储单元基于转换时钟信号存储该采样数据；

S5：在FPGA模块对应的串并转换单元基于转换时钟对FIFO存储单元存储的采样数据进行串并转换；

S6：循环步骤S1~S5再拓展到16通道，最后达到64通道18bit 5MSPS的采集系统。

2.根据权利要求1所述的一种高速并行采样方法，其特征在于：所述的时钟产生模块为恒温晶振。

3.根据权利要求1所述的一种高速并行采样方法，其特征在于：所述的步骤S1中，时钟产生模块产生10MHz的时钟信号，分频单元将其分频为5MHz的转换时钟信号，倍频单元将其倍频为200MHz的数据时钟信号。

4.根据权利要求1或3所述的一种高速并行采样方法，其特征在于：所述的倍频单元为锁相环ADF4350倍频器。

5.根据权利要求1或3所述的一种高速并行采样方法，其特征在于：所述的分频单元为分频器SY89871。

6.根据权利要求1所述的一种高速并行采样方法，其特征在于：所述的ADC模块为AD7960模数转换器。

7.根据权利要求1所述的一种高速并行采样方法，其特征在于：所述的步骤S4中，采用XILINX的K7，在200MHz数据时钟下，通过FPGA模块的延迟链，并将可调延迟时间设定为78ps。