[发明专利]一种适用于高速采样系统的噪声抑制方法

说明书

本发明公开了一种适用于高速采样系统的噪声抑制方法，采样系统包括时钟产生模块、分频单元、倍频单元、ADC模块、FPGA模块以及电源，噪声抑制方法包括以下步骤：S1：模拟部分电源采用LDO‑‑ADM7151低压差稳压器，数字部分电源采用ADR4550BRZ电压芯片，ADR4550BRZ电压芯片的输出端接入20uF钽电容保证ADC在采样时参考电压的稳定；S2：将采样系统分为数字地与模拟地，并在电源地合在一起，保证数字部分的噪声不会传导到模拟部分；S3：采用全差分输入方式减少共模干扰，并在模拟部分加入屏蔽罩防止电磁干扰。本发明使得整个系统的噪声等效在ADC的输入端小于0.076mV，满足系统ENOB=16bit的设计指标。

技术领域

本发明涉及抑制噪声技术领域，特别是涉及一种适用于高速采样系统的噪声抑制方法。

背景技术

随着太赫兹技术的飞速发展，太赫兹成像得到越来越广泛的应用，相对于X成像，太赫兹成像具备发射功率小，对人体无伤害的优点，同时由于太赫兹也具备高带宽的特点，保持了X成像的高分辨率、精细成像等优点，因此在机场、高铁等安检领域以及公安系统得到越来越广泛的应用。

太赫兹成像对采集系统提出了更高的要求：因为大带宽，要求采集系统具有较高采样率；又因为成像要求的大动态范围，高对比度，因此要求采集系统具备很高的采样精度（采样精度18bit ENOB>=16bit）。

高速采集系统作为通信、雷达以及成像等系统的核心部件，一直是国内外研究的热点与重点，之前针对通信与雷达应用的采集系统，采样精度基本集中在14到16bit，采样速率80~200MSPS；彩超等医疗成像系统，ADC采样精度基本在12bit，采样速率>10MSPS；示波器等测量设备，需要极高采样速率（带宽在500M的示波器，通常采样速率超过2.5GSPS），但是采样精度不高，通常只需要8bit。

高精度采集系统18~24bit，通常在工业测量等领域，比如磅秤、流量计，因为需要很大的动态范围，通常需要24bit的分辨精度，但是由于采集的信号频率很低，通常在kHz以下，所以ADC的采样速度不高（通常在几ksps到几十ksps）。

综上所述，可以看到，针对采样精度在18bit同时采样速率也较高（5MSPS）的采集系统，由于应用领域较少，进行的研究并不多。

针对5V模拟信号输入，要达到EN0B>16bit，则意味着系统噪声要小于76 mV，高速采集系统处理部分包含FPGA等高速数字器件，要保持如此低的噪声，对系统设计、电源处理等都提出了很高要求。

发明内容

本发明的目的在于克服现有技术的不足，提供一种适用于高速采样系统的噪声抑制方法，使得整个系统的噪声等效在ADC的输入端小于0.076mV。

本发明的目的是通过以下技术方案来实现的：一种适用于高速采样系统的噪声抑制方法，所述采样系统包括时钟产生模块、分频单元、倍频单元、ADC模块、FPGA模块以及电源，所述时钟产生模块的时钟信号输出端分别与分频单元、倍频单元相连，分频单元的转换时钟信号输出端、倍频单元的数据时钟信号输出端均与ADC模块的模拟信号输入端相连，ADC模块的数字信号输出端与FPGA模块相连，电源为整个系统提供电能，电源包括模拟部分电源和数字部分电源；

所述噪声抑制方法包括以下步骤：

S1：模拟部分电源采用LDO---ADM7151低压差稳压器，数字部分电源采用ADR4550BRZ电压芯片，ADR4550BRZ电压芯片的输出端接入20uF钽电容保证ADC在采样时参考电压的稳定；

S2：将采样系统分为数字地与模拟地，并在电源地合在一起，保证数字部分的噪声不会传导到模拟部分；

S3：采用全差分输入方式减少共模干扰，并在模拟部分加入屏蔽罩防止电磁干扰。