[发明专利]一种高线性精度的全差分运算放大器电路结构

权利要求书

1.一种高线性精度全差分运算放大器电路结构，其特征在于:所述电路包括运放输入级（1）、运放中间级（2）、运放输出级（3）、缓冲级（4）、共模反馈级（5）、其中运放输入级（1）的第一输入端、第二输入端分别作为运放输入级（1）的同相输入端、反向输入端，运放输入级（1）的第一输出端、运放中间级（2）的第一输入端与共模反馈级（5）的第一输出端相互连接，运放输入级（1）的第二输出端、运放中间级（2）的第二输入端与共模反馈级（5）的第二输出端相互连接；运放中间级（2）的第一输出端、缓冲级（4）第一输入端与共模反馈级（5）的第一输入端相互连接，运放中间级（2）的第二输出端、缓冲级（4）的第二输入端与共模反馈级（5）的第二输入端相互连接，缓冲级（4）的第一输出端、第二输出端分别作为缓冲级（4）的同相输出端、反相输出端；

运放输入级（1）：从输入匹配网络电路中输入一对差分输入信号到运放中间级；

运放中间级（2）：增益控制电压输入从一个低电平电压转换成高电平电压时，电路电压增益提高，实现增益从低到高的转换，当增益控制电压输入从一个高电平电压转换成低电平电压时，电路电压增益降低，实现增益从高到低的转换；

运放输出级（3）：输出一对经过放大后的差分信号，输出差分信号的一部分被共模反馈级（5）检测并进入共模反馈级（5）中，剩下的差分信号进入缓冲级（4）；

缓冲级（4）：采用共源结构使其能够驱动小阻抗的电阻或是电平，使系统更加稳定；

共模反馈级（5）：检测在运放输出级（3）所输出共模电平与一个参考电压比较，并将误差送回到放大器偏置网络中。

2.根据权利要求1所述的一种高线性精度全差分运算放大电路结构，其特征在于改进了运算放大电路的增益不够的问题。

3.根据权利要求1所述的一种高线性精度全差分运算放大电路结构，其特征在于加入了共模反馈改进了在高增益的运算放大器中，输出共模电平对器件的特性和失配敏感的问题。

4.根据权利要求1所述的一种高线性精度全差分运算放大电路结构，其特征在于使用了折叠式共源共栅结构在增加了输出阻抗的前提下增加了运算放大电路的增益大小。

5.根据权利要求1所述的一种高线性精度全差分运算放大电路结构，其特征在于加入了缓冲级，能够驱动小阻抗的负载和小幅值电平，保证系统的稳定性。

6.根据权利要求1所述的一种高线性精度全差分运算放大器电路结构，其特征在于所述的改进要使输出电平相对独立于器件参数，又要降低对偏置电压的敏感度降低沟道长度调制所带来的误差电路包括PMOS管M19、NMOS管M17、NMOS管M18，

其中PMOS管M19的漏极、NMOS管M17的漏极与NMOS管M18的漏极相互连接，

PMOS管M19的栅极与漏极短接，NMOS管M17的源极、NMOS管M18的源极与NMOS管M15的漏极相互连接，NMOS管M17的栅极与NMOS管M2的栅极相互连接，NMOS管M18的栅极与NMOS管M1的栅极相互连接。

7.根据权利要求1所述的一种高线性精度全差分运算放大电路结构，其特征所述的共模反馈级（5）包括PMOS管M3、PMOS管M4、PMOS管M5、PMOS管M6、PMOS管M19、NMOS管M1、NMOS管M2、NMOS管M7、NMOS管M8、NMOS管M9、NMOS管M10、NMOS管M11、NMOS管M12、NMOS管M13、NMOS管M14、NMOS管M15、NMOS管M16、NMOS管M17、NMOS管M18、偏置电流源I1，

其中，PMOS管M4的源极接电源电压VDD，PMOS管M4的栅极、PMOS管M19的栅极与PMOS管M3的栅极相互连接，PMOS管M4的漏极、PMOS管M6的源极与NMOS管M1的漏极相互连接，PMOS管M3的源极接电源电压VDD，PMOS管M3的漏极、PMOS管M5的源极与NMOS管M2的漏极相互连接，PMOS管M5的栅极与PMOS管M6的栅极相互连接接固定偏置电压V1，PMOS管M6的漏极、NMOS管M12的漏极与NMOS管M8的栅极相互连接，PMOS管M5的漏极、NMOS管M13的漏极与NMOS管M7的栅极相互连接，NMOS管M12的栅极与NMOS管M13的栅极相互连接接固定偏置电压V2，NMOS管M12的源极与NMOS管M10的漏极相互连接，NMOS管M13的源极与NMOS管M11的漏极相互连接，NMOS管M10的源极的栅极与NMOS管M11的栅极相互连接接固定偏置电压V3，NMOS管M10的源极接地，NMOS管M11的源极接地，NMOS管M1的源极、NMOS管M2的源极与NMOS管M9的漏极相互连接，NMOS管M1的栅极与NMOS管M18的栅极相互连接，NMOS管M2的栅极与NMOS管M17的栅极相互连接，NMOS管M9的栅极、NMOS管M15的栅极与NMOS管M14的栅极相互连接，NMOS管M9的源极、NMOS管M7的漏极与NMOS管M8的漏极相互连接，NMOS管M7的源极接地，NMOS管M8的源极接地，PMOS管M19的栅极与PMOS管M19的漏极短接，PMOS管M19的源极接电源电压VDD，PMOS管M19的漏极、NMOS管M17的漏极与NMOS管M18的漏极相互连接，NMOS管M17的源极、NMOS管M18的源极与NMOS管M15的漏极相互连接，NMOS管M15的源极与NMOS管M16的漏极相互连接，NMOS管M16的栅极接固定偏置电压V4,NMOS管M16的源极接地，偏置电流源I1的一端接电源电压VDD，另一端接NMOS管M14的漏极与NMOS管M14的栅极相互连接，NMOS管M14的源极接地。