[发明专利]一种用于放大器前端的可控制增益的电压编码电路

说明书

本发明公开了一种用于放大器前端的可控制增益的电压编码电路，包括快闪ADC模块和数字编码器模块，所述快闪ADC模块包括多个比较器和多个比例分压电阻，多个所述比较器的同一个输入端口均与外部的电压控制信号连接，相邻比较器的另一个输入端口之间均设有一个所述比例分压电阻，其中，第一个比较器的另一个输入端口还经另一个比例分压电阻和电源连接，最后一个比较器的另一个输入端口还经另一个比例分压电阻和地连接，多个所述比较器的输出端口均与所述数字编码器模块连接，该数字编码器模块用于将多个所述比较器输出的信号进行编码产生非重叠的高电平信号。本发明能正确产生控制放大器增益的控制信号。

技术领域

本发明涉及半导体领域的模拟半导体集成电路技术领域，特别是一种用于放大器前端的可控制增益的电压编码电路。

背景技术

放大器在模拟半导体集成电路设计是一个普遍的基础，做好放大器是设计模拟半导体集成电路的基本条件。本发明是基于一款军工项目。项目的目标是基于国内成熟工艺开发一个四通道超低噪声增益可变放大器。这个放大器具有很多出色的性能指标：电压噪声0.74nV/√Hz，电流噪声2.5pA/√Hz。可变的增益范围-4.5dB～43.5dB(LO),7.5dB～55.5dB(HI)。要实现这些指标参考芯片采用的是专用的Bipolar工艺，而我们只能采用国产最成熟的CMOS工艺。

所以在原芯片中利用双极型晶体管的内阻和放大器的增益电阻直接搭配成可变增益的网络来实现对放大器增益的直接控制，在本发明设计中使用的CMOS 工艺没有那种准确内阻的双极型晶体管，所以原芯片使用的电路并不能使用，必须全新设计放大器的增益控制的电压编码电路。

发明内容

为解决现有技术中存在的问题，本发明的目的是提供一种用于放大器前端的可控制增益的电压编码电路，本发明使用多级的比较器组成的快闪ADC模块和数字编码器模块来实现电压信号到数字控制信号的转换，正确产生控制放大器增益的控制信号。

为实现上述目的，本发明采用的技术方案是：一种用于放大器前端的可控制增益的电压编码电路，包括快闪ADC模块和数字编码器模块，所述快闪ADC 模块包括多个比较器和多个比例分压电阻，多个所述比较器的同一个输入端口均与外部的电压控制信号连接，相邻比较器的另一个输入端口之间均设有一个所述比例分压电阻，其中，第一个比较器的另一个输入端口还经另一个比例分压电阻和电源连接，最后一个比较器的另一个输入端口还经另一个比例分压电阻和地连接，多个所述比较器的输出端口均与所述数字编码器模块连接，该数字编码器模块用于将多个所述比较器输出的信号进行编码产生非重叠的高电平信号。

作为一种优选的实施方式，所述电源和与电源最近的比例分压电阻之间以及地和与地最近的比例分压电阻之间均设有电压分压电阻。

作为另一种优选的实施方式，所述数字编码器模块具有数字逻辑输入信号的MODE控制端口，该MODE控制端口用于控制增益随外部的电压控制信号的升高而升高或降低。

作为另一种优选的实施方式，所述ADC模块中比较器和比例分压电阻的个数均为9个。

本发明的有益效果是：

本发明涉及一种低噪声放大器电路中使用的2级增益可变电路中使用的增益控制部分中的电压编码电路，该电路可以把外部控制增益的电压电路转变成数字代码来控制增益电路中的开关电路，从而改变放大器的比例放大电路来改变放大器的增益；快闪ADC模块由多个比较器和多个比例分压电阻组成，由于其没有时钟，具有最低的功耗，在原芯片中是使用双极型工艺利用双极型晶体管的内部电阻和增益电阻的比例来实现，本发明使用CMOS工艺，所以引入了数字编码电路来实现电压信号到数字控制信号之间的转换。

附图说明

图1为本发明实施例的电路原理图；

图2为本发明实施例数字编码器模块的数字信号转换波形示意图；