[发明专利]多通道时间交错ADC的时序补偿方法及装置

说明书

本发明公开了一种多通道时间交错ADC的时序补偿方法及装置，该方法包括：将设定时长的周期信号输入所述校准ADC；从所述校准ADC的各个初始采样点获取选定采样点；根据所述校准ADC的各个初始采样点以及所述周期信号确定各个选定采样点的时间补偿值；使用各个选定采样点的时间补偿值对所述至少一个采集ADC在所述设定时长内的实际采样点进行补偿。该方案中，可以为至少一个采集ADC在设定时长内的实际采样点进行时间补偿，从而可以避免至少一个采集ADC时序的失配。

技术领域

本发明涉及通信技术领域，尤指一种多通道时间交错模数转换器(Analog toDigital Converter，ADC)的时序补偿方法及装置。

背景技术

随着互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)集成电路工艺的发展，数字电路相对于模拟电路具有集成度高、抗干扰强、易于实现和成本低等优点，因此人们常用数字电路代替模拟电路完成信号处理。然而，现实世界是模拟的，如声音、图像、温度和压力等信号，因此需要模拟和数字的接口，即ADC和数模转换器(Digital to Analog Converter，DAC)。

为了将真实世界中的时间和幅值上都是连续的模拟输入信号转换成数字信号，首先就要对模拟输入信号进行采样，在采样脉冲的作用下转换为一些时间上离散，即用每隔一定时间段的信号样本值序列来代替原来的模拟信号，但幅值仍然是连续的采样值，然后将其近似为有限多个离散的幅值，这既是量化。经过量化后的信号就可以进行编码即转换为数字信号。而采样定理就是描述通信与信息处理领域的最重要基本理论。

采样定理在信号处理领域可以从两个阶段进行分解：一方面描述的是对信号的采样过程，这个阶段是对模拟输入信号进行离散化，将其转换为离散时间离散幅值的信号样本序列；另一个方面是对得到的采样样本序列进行重建从而还原输入的模拟信号的过程，这一阶段一般需要低通滤波器和数模转换器件来实现。整个重构过程等价于插值拟合，这里对输入信号是有频带限制的，它的最高频率不能超过系统采样频率的一半，因此低采样率需要采集高带宽的信号就需要用到多个ADC并联采集技术实现。

在成本被控制的今天，特别是在零中频结构中为了可以实现在低采样率下采集宽带宽的情况下，多通道时间交错ADC是一种可实行的方式，其基本原理如图1所示，用M个ADC在同一时钟频率、不同时钟相位下并行的对模拟输入信号进行采样，最后按顺序将M个ADC的输出序列合并为一路信号输出。M通道时间交错ADC在保持单通道ADC精度下，采样率提高了M倍。但是，多通道时间交错ADC也存在严重的缺陷，通道的采样时序失配会限制M-ADC的采样性能。

如图1所示，ADC₁、…ADC_M-1依次对输入波形进行采样，两次相邻时间采样的间隔为T_s＝1/f_s，依次错开一个固定的相位2π/M，后端数据重组后，等效于将ADC的采样率提高了M倍，而分辨率保持了低速ADC的数值，即用多片低速高分辨率的ADC并行采集，实现高速率、高分辨率采集系统，从而解决了单片ADC中速率与分辨率的矛盾。图2给出4路ADC采集模拟信号的过程示例。

从图2可以看出，4路ADC的时钟需要严格相差一定的相位，否则采集到的信号会产生失真，如图3所示，时序失配会使得采集信号产生偏斜，在频域上的表现就是在不该有的频率上会出现信号(图3中的spur)，这对解调系统产生很大的干扰。因此，目前亟需一种对多通道时间交错ADC的时序失配进行补偿的方法。

发明内容

本发明实施例提供一种多通道时间交错ADC的时序补偿方法及装置，用以实现对多通道时间交错ADC的时序失配进行补偿。

根据本发明实施例，提供一种多通道时间交错ADC的时序补偿方法，所述多通道时间交错ADC包括校准ADC和至少一个采集ADC，包括：

将设定时长的周期信号输入所述校准ADC；