[发明专利]一种张弛振荡器

说明书

本发明隶属于集成电路领域，尤其涉及一种张弛振荡器电路，所述张弛振荡器电路包括如下子模块：可调整偏置电流源电路模块、限幅电路模块，核心电路模块，比较器和缓冲驱动模块。张弛振荡器核心电路产生完全对称的差分输出，通过低输入偏移电压的比较器输出占空比50％的时钟信号。全差分时钟信号有效提高了时钟电路的电源抑制比，50％占空比的时钟减少了时钟模块电路后续的分频电路，有效的降低了功耗和面积。

技术领域

本发明涉及集成电路领域，尤其涉及一种张弛振荡器。

技术背景

时钟产生电路就是现代电子系统必不可少的组成部分。高精度时钟电路一般由外部晶振产生，而低成本电子系统或者在对时钟信号要求不是很高的应用下，时钟信号则主要由片上振荡器电路产生。张弛振荡器电路(relaxation oscillator)是一种通过给电容充放电产生方波的一种振荡器结构，由于其结构简单、起振可靠、占用芯片面积较小、功耗较低而获得大量的应用。

目前大部分张弛振荡器应用在比较低频率的范围，比如最常用的32.768kHz,大于1MHz的时钟频率较少采用张弛振荡器的结构，原因在于对于高频时钟，张弛振荡器需要高带宽的比较器，因而导致功耗急剧增大；同时传统张弛振荡器电路电容主要参考地电平充/放电，张弛振荡器的频率易受地电平干扰，而且张弛振荡器电路本身也容易造成对芯片地电平的干扰从而影响其它电路模块。

参见图1为传统只用电阻和电容构成的RC张弛振荡器电路原理图。现代集成电路中R一般由恒流源来代替。其具体电路结构由恒定电流源I_UP、I_DN、充电开关SW1、放电开关SW2、充放电电容C1、低阈值比较器CP1、高阈值比较器CP2以及开关控制逻辑ControlLogic和时钟输出缓冲器BUF组成。其工作原理简述如下：在张弛振荡器工作中，电容C1正端电压VCP与比较器CP1和CP2的参考电压VBL以及VBH比较，当VCP电压低于参考电压VBL或者高于参考电压VBH时，比较器输出状态发生改变，开关控制逻辑根据两比较器的输出状态输出方波控制信号对电容进行充/放电。方波控制信号经缓冲器得到需要的时钟信号，后续模块可用二分频电路获得占空比50％的时钟信号。

参见图2为张弛振荡器的差分实现方式，其与单端张弛振荡器的主要区别是参考电流源IREF在左右充电支路中来回切换，而不是如单端张弛振荡器中把充电或者放电电流源彻底关断。差分张弛振荡器的优势是可以实现更高的振荡频率(充电电流不需要恢复时间)，而且差分的结构具有更好的抑制干扰的能力。但是不管是单端张弛振荡器还是差分张弛振荡器，均需要两个比较器。在需要产生高速时钟信号的应用下，除了本身充/放电电流源需足够大之外，还需要高带宽比较器，这需要消耗大量功耗和芯片面积；而且不管是单端还是差分张弛振荡器都需要独立的参考电压，快速稳定的参考电压同样需要大的功耗和电路面积；单端还是差分张弛振荡器充放电电容都是以芯片地电平为参考，其中单端的充电对电源电压、放电对地电平以及差分对地电平放电都会产生一定的瞬态干扰，处理不好有可能影响其它电路模块的正常工作或者性能。

发明内容

本发明的目的在于：针对现有技术的缺陷，启动逻辑单元负责在芯片使能振荡器的时候提供电路一个初始状态，同时保证振荡电路能快速稳定的振荡起来。本发明所解决的技术问题可以采用以下技术方案来实现：

一种张弛振荡器,包括一可调整偏置电流源模块、一振幅电路模块、一振荡器核心电路模块、一比较器缓冲驱动模块；

所述偏置电流源模块，分别连接所述限幅电路模块、所述振荡器核心电路模块，以提供可调整偏置电流源；

所述限幅电路模块连接所述振荡器核心电路模块，用于控制所述振荡器核心电路的振荡幅度的大小；

所述振荡器核心电路模块采用差分的振荡信号生成模块，于一启动逻辑单元的作用下振荡输出差分的振荡信号；

所述比较器缓冲驱动模块连接所述振荡器核心电路模块，用于将所述差分的振荡信号转为设定占空比50％的时钟信号。