[发明专利]半导体结构的制备方法在审
申请号: | 201811560751.3 | 申请日: | 2018-12-20 |
公开(公告)号: | CN110854059A | 公开(公告)日: | 2020-02-28 |
发明(设计)人: | 施信益 | 申请(专利权)人: | 南亚科技股份有限公司 |
主分类号: | H01L21/762 | 分类号: | H01L21/762 |
代理公司: | 隆天知识产权代理有限公司 72003 | 代理人: | 黄艳 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 结构 制备 方法 | ||
1.一种半导体结构的制备方法,包括:
提供一基底;
形成多个第一沟槽、多个第二沟槽、多个第一岛状结构和多个第二岛状结构,其中每个该第一岛状结构与每个该第二岛状结构通过该第一沟槽隔开,所述多个第一岛状结构通过该第二沟槽彼此隔开,以及所述多个第二岛状结构通过该第二沟槽彼此隔开;
共形地形成一第一介电层,其覆盖每个该第一沟槽的一侧壁及一底部,以及覆盖每个该第二沟槽的一侧壁和一底部;
形成一半导体层在该第一介电层上;
执行一氧化将该半导体层转化为在每个该第一沟槽及每个该第二沟槽中的一半导体氧化物层;以及
形成一第二介电层以填充所述多个第二沟槽。
2.如权利要求1所述的制备方法,其中所述多个第一岛状结构沿一第一方向排列形成多个第一行,所述多个第二岛状结构沿该第一方向排列形成多个第二行。
3.如权利要求2所述的制备方法,其中所述多个第一行及所述多个第二行沿着不同于该第一方向的一第二方向交替排列。
4.如权利要求3所述的制备方法,其中该第二方向垂直于该第一方向。
5.如权利要求1所述的制备方法,其中所述多个第一沟槽及所述多个第二沟槽彼此耦接以形成一栅格。
6.如权利要求1所述的制备方法,其中该第二沟槽的一宽度是该第一沟槽一宽度的至少三倍。
7.如权利要求1所述的制备方法,其中该第一沟槽的宽度小于30纳米。
8.如权利要求1所述的制备方法,其中该半导体层包括硅。
9.如权利要求1所述的制备方法,其中该半导体层的一厚度小于10纳米。
10.如权利要求1所述的制备方法,其中该半导体氧化物层填充每个该第一沟槽。
11.如权利要求1所述的制备方法,其中在每个该第一沟槽中形成该半导体氧化物层以减小每个该第一沟槽的一宽度,在每个该第二沟槽中形成该半导体氧化物层以减小每个该第二沟槽的一宽度。
12.如权利要求1所述的制备方法,其中该第二介电层填充具有该减小宽度的所述多个第一沟槽和具有该减小宽度的所述多个第二沟槽。
13.如权利要求1所述的制备方法,其中该第二介电层包括一可流动的介电材料。
14.如权利要求1所述的制备方法,其中该第一介电层及第二介电层包括一相同的材料。
15.如权利要求1所述的制备方法,其中该第一介电层及该第二介电层包括不同的材料。
16.如权利要求1所述的制备方法,还包括在形成该第二介电层之后进行一平坦化。
17.如权利要求16所述的制备方法,还包括在每个第一岛状结构及每个第二岛状结构上形成一图案化硬遮罩,其中在执行该平坦化之后,该图案化硬遮罩被曝光。
18.如权利要求16所述的制备方法,其中该图案化硬遮罩的一顶表面、该第一介电层的一最顶部及该第二介电层的一顶表面是共面的。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于南亚科技股份有限公司,未经南亚科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811560751.3/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造