[发明专利]包括支承上芯片层叠物的支承块的半导体封装件有效
申请号: | 201811561180.5 | 申请日: | 2018-12-20 |
公开(公告)号: | CN111081648B | 公开(公告)日: | 2023-08-22 |
发明(设计)人: | 姜敃圭 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | H01L23/31 | 分类号: | H01L23/31;H01L23/488;H01L23/535 |
代理公司: | 北京三友知识产权代理有限公司 11127 | 代理人: | 刘久亮;黄纶伟 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 包括 支承 芯片 层叠 半导体 封装 | ||
1.一种半导体封装件,该半导体封装件包括:
第一芯片层叠物,所述第一芯片层叠物包括在竖直方向层叠在封装基板上的第一半导体芯片,其中,所述第一半导体芯片在第一方向上偏移;
中介层,所述中介层包括重分配层图案,其中,所述中介层被设置在所述封装基板上并且与所述第一芯片层叠物横向地间隔开,并且其中,所述重分配层图案包括第一连接部、第二连接部和将所述第一连接部连接到所述第二连接部的延伸部;
支承块,所述支承块在竖直方向层叠在所述中介层上,其中,所述支承块包括穿通孔结构,所述穿通孔结构的下端电连接到所述中介层的所述第一连接部;
第二芯片层叠物,所述第二芯片层叠物包括在竖直方向层叠在所述第一芯片层叠物和所述支承块二者上的第二半导体芯片,其中,所述第二半导体芯片在第二方向上偏移;
第一互连器,所述第一互连器将所述第一半导体芯片电连接到所述封装基板;
第二互连器,所述第二互连器将所述第二半导体芯片电连接到所述穿通孔结构的上端;以及
第三互连器,所述第三互连器将所述重分配层图案的所述第二连接部电连接到所述封装基板。
2.根据权利要求1所述的半导体封装件,其中,所述第一互连器位于所述第一芯片层叠物的与所述支承块相反的一侧。
3.根据权利要求1所述的半导体封装件,
其中,所述第一互连器是第一接合导线,所述第一接合导线将所述第一半导体芯片彼此电连接并且延伸以接合到所述封装基板;
其中,所述第二互连器是第二接合导线,所述第二接合导线将所述第二半导体芯片彼此电连接并且延伸以接合到所述穿通孔结构;并且
其中,所述第三互连器是第三接合导线,所述第三接合导线的一端接合到所述第二连接部并且其另一端连接到所述封装基板。
4.根据权利要求1所述的半导体封装件,其中,所述支承块还包括:
块主体,所述块主体包括第一区域和第二区域,所述穿通孔结构位于所述第一区域中,所述第二芯片层叠物的边缘部与所述第二区域在竖直方向交叠;
第一通孔焊盘,所述第一通孔焊盘在所述块主体的顶表面处被暴露,以提供所述穿通孔结构的上端;
第二通孔焊盘,所述第二通孔焊盘在所述块主体的底表面处被暴露,以提供所述穿通孔结构的下端;以及
所述穿通孔结构的垂直通孔部,所述垂直通孔部将所述第一通孔焊盘连接到所述第二通孔焊盘。
5.根据权利要求4所述的半导体封装件,
其中,所述块主体包括硅主体;并且
其中,所述垂直通孔部包括穿透所述硅主体的硅通孔TSV。
6.根据权利要求4所述的半导体封装件,该半导体封装件还包括第一粘合层,所述第一粘合层被设置在所述块主体的所述第二区域与所述第二芯片层叠物之间。
7.根据权利要求6所述的半导体封装件,其中,所述第一粘合层延伸到所述第二芯片层叠物与所述第一芯片层叠物之间的界面中。
8.根据权利要求4所述的半导体封装件,
其中,所述第二芯片层叠物的所述第二半导体芯片当中的与最下层芯片对应的最下层第二半导体芯片包括与所述第二互连器连接的芯片焊盘;并且
其中,所述芯片焊盘被设置为与所述支承块的所述块主体的所述第二区域交叠。
9.根据权利要求1所述的半导体封装件,其中,所述支承块与所述第一芯片层叠物横向地间隔开。
10.根据权利要求1所述的半导体封装件,该半导体封装件还包括:
导电凸块,所述导电凸块被设置在所述中介层与所述支承块之间,以将所述中介层的所述第一连接部电连接到所述穿通孔结构的下端;以及
第二粘合层,所述第二粘合层包围所述导电凸块的侧表面并且将所述中介层附接到所述支承块。
11.根据权利要求10所述的半导体封装件,其中,所述第二粘合层包括非导电膜NCF。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811561180.5/1.html,转载请声明来源钻瓜专利网。