[发明专利]一种位数众多、可分组、可重构的多值电子运算器及方法

权利要求书

1.一种位数众多、可分组、可重构的多值电子运算器，其特征在于，所述多值电子运算器的每一位包括列运算器和电位迭合器，所述列运算器的输出端分别与所述电位迭合器的输入端连接；

其中，每个列运算器都包括：输出有效器、输出生成器、A信号选择器、工作允许器、重构锁存器和重构电路；

所述A信号选择器的输入端与数据输入线A连接，所述A信号选择器的输出端与所述工作允许器的输入端连接；所述工作允许器的输出端与所述输出有效器的控制端连接，所述工作允许器的控制端与所述重构锁存器的工作允许位的输出端连接；所述重构锁存器的输入端与重构命令输入线G连接，所述重构锁存器中的工作允许位的输出端与工作允许器的控制端连接，重构锁存器中的其它位的输出端分别与所述重构电路的一个控制端连接；所述重构电路的输入端与数据输入线B连接，所述重构电路的输出端与所述输出生成器输入端连接；输出生成器的控制端与所述输出有效器的输出端连接，所述输出生成器的输出端与所述电位迭合器的输入端连接；

所述电位迭合器设置为：第i个电位迭合器将第i个运算器位包含的所有所述列运算器的输出信号迭加在一起，形成第i个多值电子运算器位的物理信号输出。

2.如权利要求1所述的一种位数众多、可分组、可重构的多值电子运算器，其特征在于，所述电子运算器包括多个运算器位，每个运算器位包括n个列运算器，所述n个列运算器的结构设置为相同。

3.如权利要求2所述的一种位数众多、可分组、可重构的多值电子运算器，其特征在于，所述电子运算器包括m位，所述电子运算器第i位的输出信号为C_i，i＝0,1,2,...,m-1；每一位电子运算器设置有n个所述列运算器，所述列运算器的输出信号设置为C_i^k(i＝0,1,……,m-1；k＝0,1,……,n-1)，每个输出信号C_i^k都是二值信号，所有C_i^k的信号中包括n个不同的信号。

4.如权利要求2所述的一种位数众多、可分组、可重构的多值电子运算器，其特征在于，所述重构锁存器的输入端设置为与重构指令输入线G连接，所述重构指令输入线G设置为将重构指令通过G信号线写入所述重构锁存器，所述G信号为二值信号，所述重构指令一般为二值数据；

所述重构锁存器中设定运算功能的多个位的输出端与所述重构电路的控制端连接，所述重构锁存器中设定运算功能的多个位控制所述重构电路对所述重构电路输入端数据输入线B的第k根线送入的数据B第k位的信号进行筛选。

5.如权利要求4所述的一种位数众多、可分组、可重构的多值电子运算器，其特征在于，所述重构电路包括p个结构相同的分支，p设置为大于n的平方根的最小整数；所述重构电路的每个分支设置为由所述重构电路分支控制端的信号状态来判定所述重构电路分支对输入端送入的值进行选择和简单变换，并把选择和变换的结果通过所述重构电路分支的输出端送到所述输出生成器输入端的一路；所述输出生成器的输入端包含有p路输入线。

6.如权利要求2所述的一种位数众多、可分组、可重构的多值电子运算器，其特征在于，所述输出有效器、所述工作允许器的控制端设置为具有导通选择性，所述导通选择性设置为，当其控制端信号为高电平时，设置为工作允许器件的输入端和输出端之间导通；当控制端信号为低电平时，设置为该器件的输入端和输出端不导通，且输出为低电平。

7.如权利要求3所述的一种位数众多、可分组、可重构的多值电子运算器，其特征在于，所述A信号选择器的输入端设置为数据输入线A中编号与所述A信号选择器所在的运算器位之编号相同的线相连接，所述数据输入线A设置为m位n值的数据输入线，A的第i条信号线连接到第i号运算器位的每一个列运算器的所述A信号选择器的输入端。