[发明专利]显示设备

权利要求书

1.一种显示设备，所述显示设备包括：

基板，所述基板包括具有多个像素区的显示区域和围绕所述显示区域的非显示区域；

第一选通线至第n选通线，所述第一选通线至所述第n选通线穿过所述基板的所述显示区域；

第一数据线至第m数据线，所述第一数据线至所述第m数据线穿过所述基板的所述显示区域；

第一像素驱动电力线至第m像素驱动电力线，所述第一像素驱动电力线至所述第m像素驱动电力线穿过所述基板的所述显示区域；

多个像素，所述多个像素各自具有像素驱动芯片和与所述像素驱动芯片连接的发光部分，所述像素驱动芯片被安装在所述基板的所述多个像素区中的至少一个中，并且分别与所述第一选通线至所述第n选通线、所述第一数据线至所述第m数据线和所述第一像素驱动电力线至所述第m像素驱动电力线当中的与所述像素驱动芯片相邻的像素驱动电力线连接；

选通驱动芯片阵列部分，所述选通驱动芯片阵列部分被安装在所述基板的所述非显示区域中，并且与所述第一选通线至所述第n选通线连接；以及

数据驱动芯片阵列部分，所述数据驱动芯片阵列部分被安装在所述基板的所述非显示区域中，并且与所述第一数据线至所述第m数据线连接，

其中，所述像素驱动芯片是具有多个凸块的半导体封装器件，

其中，所述像素驱动电力线被配置为连接到所述像素驱动芯片的所述多个凸块当中的一个凸块，

其中，所述选通驱动芯片阵列部分包括基于一对一的方式与所述第一选通线至所述第n选通线连接的第一选通驱动芯片至第n选通驱动芯片，并且所述第一选通驱动芯片至所述第n选通驱动芯片彼此级联连接，

其中，所述第一选通驱动芯片至所述第n选通驱动芯片中的每一个根据选通时钟，将选通起始信号作为选通脉冲输出到对应的选通线，并且将所输出的信号和所述选通时钟供应到设置在下一级处的选通驱动芯片，并且

其中，选通时钟线仅被配置为与级联的所述第一选通驱动芯片至所述第n选通驱动芯片中的所述第一选通驱动芯片连接。

2.根据权利要求1所述的显示设备，其中，所述像素驱动芯片包括：

至少一个选通凸块，所述至少一个选通凸块与所述第一选通线至所述第n选通线当中的至少一条相邻的选通线连接；

至少一个数据凸块，所述至少一个数据凸块与所述第一数据线至所述第m数据线当中的至少一条相邻的数据线连接；

至少一个电力输入凸块，所述至少一个电力输入凸块与所述第一像素驱动电力线至所述第m像素驱动电力线中的至少一条相邻的像素驱动电力线连接；以及

输出凸块，所述输出凸块与至少一个发光部分连接。

3.根据权利要求1所述的显示设备，其中，第二选通驱动芯片至第n选通驱动芯片中的每一个被配置为通过设置在前一级处的相应选通驱动芯片来接收所述选通时钟。

4.根据权利要求1所述的显示设备，所述显示设备还包括定时控制器，所述定时控制器通过高速串行接口方案来向所述数据驱动芯片阵列部分提供数字数据信号、基准时钟和数据起始信号，并通过相应的选通起始信号线和相应的选通时钟线来向所述选通驱动芯片阵列部分提供所述选通起始信号和所述选通时钟。

5.根据权利要求1所述的显示设备，其中，在所述第一选通驱动芯片至所述第n选通驱动芯片中的每个中，所述选通脉冲的输出时间相对于所述选通时钟的输出时间延迟。

6.根据权利要求1所述的显示设备，所述显示设备还包括选通缓冲器芯片，所述选通缓冲器芯片被安装在所述基板的所述显示区域中并且与所述第一选通线至所述第n选通线连接，

其中，

所述第一选通线至所述第n选通线中的每条被设置在所述显示区域中的分离部分划分成第一部分线和第二部分线，并且

所述选通缓冲器芯片设置在所述分离部分上并且电连接在所述第一部分线和所述第二部分线之间。