[发明专利]一种clock传输系统、方法、主机板及服务器

说明书

本申请公开了一种clock传输系统、方法、主机板及服务器，包括：时钟产生器，用于输出初始clock；降频模块，用于将初始clock降频为中间clock；还原模块，用于根据中间clock得到还原clock，并将还原clock分别发送至各个存储设备或晶片，其中，还原clock和初始clock相等。本申请通过降频模块降低clock频率来传输，可有助于clock走线更长更远，同时有效降低耦合噪声的发生，通过还原模块将中间clock还原为和初始clock相等的还原clock提供给存储设备或晶片，省去从时钟产生器至晶片或是存储设备的走线，降低了主机板上clock的走线复杂度，使clock走线方式更具弹性。

技术领域

本申请涉及服务器领域，特别是涉及一种clock传输系统、方法、主机板及服务器。

背景技术

现阶段云端系统需求越来越大，服务器也需要更大的存储装置，JBOF(Just aBunch Of Flash)是一种在一个底板上安装的带有多个磁盘驱动器的存储设备，JBOF上连接的每个磁盘驱动器，都需要一组100MHz的clock(同步电路中适中的基础频率)，现有的clock传输系统中通过时钟产生器向各个磁盘驱动器输出100MHz的clock，考虑到频率越高的在传播过程中的损耗越大，当clock走线长度过长时，可能会影响clock传输的准确性，因此现有的clock传输系统中，在时钟产生器和磁盘驱动器之间还设置了多个时钟缓冲器，以保证clock准确传输，具体结构如图1所示，由于多个时钟缓冲器的加入，增大了clock传输系统的体积，同时增大了主机板上clock的走线复杂度。

因此，如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。

发明内容

本申请的目的是提供一种clock传输系统、clock传输方法、主机板及服务器，有助于clock走线更长更远，同时还可以有效降低耦合噪声的发生，降低了主机板上clock的走线复杂度，使clock走线方式更具弹性。

为解决上述技术问题，本申请提供了一种clock传输系统，包括：

时钟产生器，用于输出初始clock；

降频模块，用于将所述初始clock降频为中间clock；

还原模块，用于根据所述中间clock得到还原clock，并将所述还原clock分别发送至各个存储设备或晶片，其中，所述还原clock和所述初始clock相等。

优选的，所述降频模块为除频器。

优选的，所述还原模块为时脉还原器。

优选的，所述降频模块，还用于根据所述中间clock生成控制信号，并将所述控制信号发送至所述还原模块；

所述还原模块，具体用于根据所述控制信号将所述中间clock还原为还原clock，并将所述还原clock发送至各个存储设备或晶片。

优选的，所述将所述控制信号发送至所述还原模块的过程具体为：

将所述控制信号通过I2C BUS或GPIO发送至所述还原模块。

优选的，所述还原模块中包括：

校准单元，用于对所述还原clock的相位进行校准，以使所述还原clock的相位和所述初始clock的相位同步。

优选的，所述校准单元为锁相环PLL。

为解决上述技术问题，本申请还提供了一种clock传输方法，应用于如上文任意一项所述的clock传输系统，包括：

通过时钟产生器输出初始clock；

通过降频模块将所述初始clock降频为中间clock；