[发明专利]非易失性存储器装置和包括其的存储器系统

说明书

非易失性存储器装置和包括其的存储器系统。一种非易失性存储器装置包括联接到单条位线的多个存储器单元，其中，多个存储器单元各自联接到多条字线中的不同字线。该非易失性存储器装置包括被配置为基于多读取命令向字线中的目标字线依次施加第一电平的读取电压的解码器。该非易失性存储器装置包括读取电路，该读取电路被配置为通过每当第一电平的读取电压被施加到目标字线中的每一个时感测所述位线，来获得与目标字线联接的目标存储器单元的第一感测值。

技术领域

各种实施方式总体涉及存储器装置，更具体地，涉及一种非易失性存储器装置。

背景技术

非易失性存储器装置即使在没有供电的情况下也可以保留所存储的数据。非易失性存储器装置可以包括诸如NAND闪存或NOR闪存之类的闪速存储器、铁电式随机存取存储器(FeRAM)、相变随机存取存储器(PCRAM)、磁阻式随机存取存储器(MRAM)和电阻式随机存取存储器(ReRAM)等。

存储器系统可以包括非易失性存储器装置，并且可以被配置为响应于主机装置的写入请求而将从主机装置提供的数据存储在非易失性存储器装置中。另外，存储器系统可以被配置为响应于主机装置的读取请求而向主机装置提供非易失性存储器装置中所存储的数据。作为能够处理数据的电子装置的主机装置可以包括计算机、数码相机或移动电话。存储器系统可以通过被内置在主机装置中来操作，或者可以通过以可分离的形式制造并且联接到主机装置来操作。

发明内容

在一个实施方式中，一种非易失性存储器装置可以包括：多个存储器单元，所述多个存储器单元联接到单条位线，其中，所述多个存储器单元各自联接到多条字线中的不同字线；解码器，所述解码器被配置为基于多读取命令，向所述多条字线当中的多条目标字线依次施加第一电平的读取电压；以及读取电路，所述读取电路被配置为通过每当所述第一电平的读取电压被施加到所述多条目标字线中的每一条时感测所述位线，来获得与所述目标字线联接的目标存储器单元的第一感测值。

在一个实施方式中，一种存储器系统可以包括：非易失性存储器装置；以及控制器，所述控制器被配置为向所述非易失性存储器装置传输多读取命令，所述非易失性存储器装置包括：多个存储器单元，所述多个存储器单元联接到单条位线，其中，所述多个存储器单元各自联接到多条字线中的不同字线；解码器，所述解码器被配置为基于所述多读取命令，向所述多条字线当中的多条目标字线依次施加第一电平的读取电压；以及读取电路，所述读取电路被配置为通过每当所述第一电平的读取电压被施加到所述多条目标字线中的每一条时感测所述位线，来获得与所述目标字线联接的目标存储器单元的第一感测值。

在一个实施方式中，一种非易失性存储器装置可以包括：存储器单元阵列，所述存储器单元阵列包括联接到多条字线和多条位线的存储器单元；解码器，所述解码器被配置为为了基于多读取命令对目标页执行读取访问，向所述多条字线当中的与所述目标页对应的多条目标字线依次施加第一电平的读取电压；以及读取电路，所述读取电路被配置为通过每当所述第一电平的读取电压被施加到所述多条目标字线中的每一条时感测所述位线，来获得相应目标页的第一感测值。

附图说明

图1是示出根据一个实施方式的非易失性存储器装置的示例表示的框图。

图2A和图2B是示出根据一个实施方式的存储块的配置的示例表示的图。

图3A和图3B是示出存储器单元的阈值电压分布的示例表示的图。

图4是示出图1中所示的控制电路的配置的示例表示的框图。

图5是示出图1中所示的读取电路的配置的示例表示的框图。

图6是帮助说明图1的非易失性存储器装置执行多读取操作的方法的图的示例表示。

图7是帮助说明图1的非易失性存储器装置执行多读取操作的方法的图的示例表示。

图8是示出根据一个实施方式的存储器系统的示例表示的框图。