[发明专利]半导体器件

说明书

半导体器件包括安装在布线衬底上方的半导体芯片。用于输入的信号布线和用于输出的信号布线被布置在布线衬底中的不同布线层中并且彼此重叠，用于输入的信号布线传输至半导体芯片的输入信号，用于输出的信号布线传输来自半导体芯片的输出信号。在布线衬底的厚度方向上，每个信号布线被夹置在被供给有参考电位的导体平面之间。在半导体芯片的前表面中，用于输入的信号电极和用于输出的信号电极布置在不同的行中。在用于输出的信号布线比用于输入的信号布线在布线衬底中位于更高层中的情况下，与用于输入的信号电极相比，用于输出的信号电极被布置在更靠近前表面的外边缘的行中。

相关申请的交叉引用

2017年12月21日提交的日本专利申请No.2017-245158的公开内容，包括说明书、附图和摘要，通过引用整体并入本文。

技术领域

本发明涉及半导体器件和可有效地应用于例如被设置有用于高速传输信号的电路的半导体器件的技术。

背景技术

专利文献1(日本未审查专利申请公开No.2003-273273)描述了一种半导体器件，其中通过位于用于传输信号的布线和平面层之间的绝缘层的厚度来调节特性阻抗。

专利文献2(日本未审查专利申请公开No.2008-311682)和专利文献3(日本未审查专利申请公开No.2009-4809)描述了一种结构，其中被供给有接地电位的多个贯通导体布置在被耦合到用于传输差分信号的布线的贯通导体周围。

专利文献4(日本未审查专利申请公开No.2013-239511)描述了一种布线板的结构，其中电介质损耗因数不同的多个电介质层布置在彼此相对的接地层之间，并且在它们之间具有用于传输差分信号的布线。

专利文献

[专利文献1]日本未审查专利申请公开No.2003-273273

[专利文献2]日本未审查专利申请公开No.2008-311682

[专利文献3]日本未审查专利申请公开No.2009-4809

[专利文献4]日本未审查专利申请公开No.2013-239511

发明内容

本发明人参与了用于提高半导体器件性能的工程开发。作为开发的一部分，本发明人致力于提高输入到安装在布线衬底上方的半导体芯片的信号或从所述半导体芯片输出的信号的传输速度。例如，本发明人研究了用于高速传输信号的高速传输路径的抗噪声措施，并发现存在改进的空间。

例如，为了在抑制半导体器件尺寸增加的同时提供大量高速传输路径，在设置于半导体芯片中的电极之间的布置间隔变小。结果，大量信号传输路径以高密度布置在半导体芯片的输入端子或输出端子附近。在这种情况下，需要一种用于减少信号传输路径之间的相应噪声的相互影响的技术。

根据本说明书的描述和附图，其他问题和新颖特征将是显而易见的。

根据实施例的半导体器件包括安装在布线衬底上方的半导体芯片。用于输入的信号布线和用于输出的信号布线被布置在布线衬底中的不同布线层中并且同时彼此重叠，该用于输入的信号布线传输至所述半导体芯片的输入信号，该用于输出的信号布线传输来自所述半导体芯片的输出信号。在布线衬底的厚度的方向上，用于输入的信号布线和用于输出的信号布线中的每一个信号布线被夹置在被供给有固定电位的导体图案之间。在半导体芯片的表面中，用于输入的信号电极和用于输出的信号电极被布置在不同行中。当在布线衬底中用于输出的信号布线位于比用于输入的信号布线更高的层中时，与用于输入的信号电极相比，用于输出的信号电极被布置在更靠近表面的外边缘的行中。

根据上述实施例，可以提高半导体器件的性能。

附图说明

图1是示出电子器件的示例配置的说明图；