[发明专利]沟槽的制造方法及浅沟槽隔离结构的制造方法

说明书

本发明提供一种沟槽的制造方法及浅沟槽隔离结构的制造方法，在同一反应腔内，先在半导体衬底中形成第一沟槽，然后多次循环执行第一反应离子刻蚀工艺，以垂直向下加深第一沟槽的深度，且第一反应离子刻蚀工艺的第一沉积步骤中采用以生成聚合物为主的刻蚀气体，第一反应离子刻蚀工艺的第一刻蚀步骤采用以衬底的非等向性刻蚀为主的刻蚀气体；接下来多次循环执行第二反应离子刻蚀工艺，第二反应离子刻蚀工艺包括依次被执行的第二沉积步骤和第二刻蚀步骤，第二刻蚀步骤中的刻蚀气体改成以衬底的等向性刻蚀为主的刻蚀气体，从而可以在第一沟槽的底部形成球形沟槽，同时保持了第一沟槽的形貌和关键尺寸。

技术领域

本发明涉及集成电路制作技术领域，尤其涉及一种沟槽的制造方法及浅沟槽隔离结构的制造方法。

背景技术

浅沟槽隔离是0.18um～20nm逻辑半导体芯片进行器件电性隔离的常用技术，STI(Shallow Trench Isolation)制造工艺一般过程是：先在半导体衬底上形成限定有源区的沟槽，再使用绝缘材料(一般是氧化硅)来填充该沟槽以形成浅沟槽隔离结构。随着半导体芯片世代的不断推进，芯片尺寸越来越小，浅沟槽隔离结构的尺寸也随之微缩，由此造成了浅沟槽隔离工艺难度与器件隔离效果之间的矛盾，该矛盾具体体现在：一方面要保持好的器件电性隔离效果，要求用于形成浅沟槽隔离结构的沟槽深度要足够，并且该沟槽的间隔从上到下都要一致(即沟槽要呈U形)，以保证在该沟槽中填充的绝缘材料厚度足够，由此才能实现好的器件隔离效果；另一方面，用于形成浅沟槽隔离结构的沟槽的宽度越来越小，在深度不变的情况下，标志着用于形成浅沟槽隔离结构的沟槽深宽比变得更大(以22nm逻辑芯片为例，STI的最小宽度在45nm左右，深度为320nm，深宽比达到7左右)，再加上U形形貌的要求，对沟槽刻蚀和后续的绝缘物填充带来了巨大的挑战，即浅沟槽隔离结构的制作工艺难度急剧增大。

为了解决上述矛盾，有研究者提出一种新型的STI结构(如专利CN1866523A、CN102881626A)，该STI结构分为上下两层，上层是开口大、底部小的V形传统STI结构(可以称为倒梯形STI结构)，下层是位于所述V形传统STI结构的底部的一个球形区域，这种新型的STI结构能够提供稳定的隔离性能、较少隔离区底部的电子转移。这种新型的STI结构的制造方法包括：

第一步，请参考图1a，提供一半导体衬底100，在半导体衬底100上依次形成垫氧化层101和硬掩膜层102，并按照传统沟槽刻蚀工艺，依次刻蚀所述硬掩膜层102、垫氧化层101以及部分厚度的半导体衬底100，以形成顶部开口大、底部小的V形STI沟槽103；

第二步，经过清洗，去除表面的刻蚀副产物后；

第三步，请参考图1a和图1b，在所述V形STI沟槽103的表面沉积一层薄的绝缘层(如氧化硅)104，并对绝缘层104的非等向性刻蚀，使所述V形STI沟槽103的底部的绝缘层104被打开，侧壁的绝缘层104保留，起保护作用；

第四步，请继续参考图1b，通过等向性刻蚀工艺，在V形STI沟槽103底部刻蚀出一个球形沟槽105；

第五步，请参考图1c，对V形STI沟槽103和球形沟槽105进行湿法清洗后，以去除剩余的所述绝缘层104，并向V形STI沟槽103和球形沟槽105填充隔离材料，直至填满V形STI沟槽103，进一步对填充的隔离材料进行顶部平坦化，以得到所述新型的STI结构106。

上述的新型的STI结构的制造方法的问题在于：工艺步骤比较复杂，比V型传统STI结构的制作工艺，从第一步的刻蚀到第五步的清洗，至少多了绝缘层104的沉积、绝缘层104的非等向性刻蚀、球形沟槽105的刻蚀这几个步骤，而这些步骤的实现需要通过多次工艺机台转换来实现，这就增加了工艺时间以及工艺机台转换中的缺陷发生率，相应的工艺成本也比较高。

发明内容

本发明的目的在于提供一种沟槽的制造方法及浅沟槽隔离结构的制造方法，能够简化工艺步骤，减小工艺缺陷的发生率，并提高工艺灵活性。