[发明专利]一种测试数据通路的uvm验证系统

说明书

本发明提供了一种测试数据通路的uvm验证系统，包含testcase环境和testbench环境，所述Testcase环境包括scoreboard记分板和若干agent事务单元，每个所述agent事务单元均包含sequencer激励生成器、driver驱动模块和monitor监控模块；所述Testbench环境包含DUT待验证模块和VIP验证模型。相对于现有技术，本发明具有以下优势：本发明提出了针对不会改变其所搬运数据的值的DUT的验证系统，无需reference model标准模型，结构简单，易实现；VIP验证模型无需相应的数据处理单元，只为一个兼容DUT的总线模型，极大的提高了验证工作的效率。

技术领域

本发明属于集成电路功能测试技术领域，尤其是涉及一种一种测试数据通路的uvm验证系统。

背景技术

UVM全称为通用验证方法论，在硬件开发过程中，验证是十分重要的环节。UVM是一个通用验证平台，基于它，我们可以产生复杂、大量、可定制化的随机激励，并可以提高大型验证工程的协作性和扩展性。将激励信号传入DUT(待验证模块)，然后观察输出波形，或者查看输出结果，是否和预期的一致，通过这样的过程进行硬件的验证。

针对不会改变其所搬运数据的值的DUT的验证，通用的验证平台比较复杂。

发明内容

有鉴于此，本发明旨在提出一种测试数据通路的uvm验证系统，以针对不会改变其所搬运数据的值的DUT的验证，结构简单，易实现。

为达到上述目的，本发明的技术方案是这样实现的：

一种测试数据通路的uvm验证系统，包含testcase环境和testbench环境，

所述Testcase环境包括scoreboard记分板和若干agent事务单元，所述agent事务单元均包含sequencer激励生成器、driver驱动模块和monitor监控模块；所述Testbench环境包含DUT待验证模块和VIP验证模型；

由agent事务单元的sequencer生成激励并通过其driver和monitor分别传输给DUT待验证模块和scoreboard记分板；

激励传输到DUT待验证模块后，作为第一总线数据被DUT待验证模块接收，经过DUT待验证模块的接收通路传输到第二总线数据，再通过VIP测试模型的缓存之后通过第三总线数据返回DUT待验证模块的发送通路传输到第四总线数据，将第二总线数据和第四总线数据作为DUT待验证模块的输出，被monitor监控模块收集，monitor监控模块将收集的实际输出数据传递给scoreboard记分板。

进一步的，所述VIP验证模型为总线模型。

相对于现有技术，本发明具有以下优势：

(1)本发明提出了针对不会改变其所搬运数据的值的DUT的验证系统，无需reference model标准模型，结构简单，易实现；

(2)本发明VIP验证模型无需相应的数据处理单元，只为一个兼容DUT的总线模型，极大的提高了验证工作的效率。

附图说明

构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为本发明实施例所述系统的原理框图。

具体实施方式

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。

下面将参考附图并结合实施例来详细说明本发明。