[发明专利]一种真随机数发生器

说明书

本发明公开了一种真随机数发生器，该发生器包括高频信号生成电路、低频采样时钟生成电路、计数器、n bits采样触发器、n输入异或门和单bit采样触发器。本发明的真随机数发生器，在振荡器采样原理随机数发生器中，引入了特定的采样电路，能够有效提高输出随机数序列的随机性和纠正“0”、“1”偏差，结构简单，可靠性高。

技术领域

本发明涉及信息安全领域，具体涉及一种以振荡采样为基本工作原理，采用了特定采样电路的真随机数发生器，整体电路采用数字电路设计，稳定可靠，可应用于各种信息安全领域的加密系统中，用于产生可靠的真随机数序列。

背景技术

随着通信、电子信息、计算机互联网等领域的飞速发展，信息交流越来越频繁和紧密，信息安全问题越来越受到人们的关注。随机数在智能卡，特别是密码学领域有着广泛应用，是密码系统硬件实现的重要组成部分。无论是在非对称算法中的公钥和私钥，还是在对称算法中的密钥，都需要用到随机数。随机数的性能直接影响到安全芯片的安全性和可靠性。因此在加密领域，产生性能高的真随机数序列来保证信息安全是必须的。

图1为传统的振荡器采样原理真随机数发生器电路图，该电路包括高频振荡器110、低频振荡器120和采样D触发器130，高频振荡器110输出高频时钟信号输入采样D触发器的D端，低频振荡器120输出低频时钟信号输入采样D触发器的CK端，采样D触发器130完成低频时钟信号对高频时钟信号的采样输出二进制随机数序列。输出的二进制随机数序列的随机性主要由高频时钟信号和低频时钟信号的相位抖动决定，其中高频时钟信号的占空比直接决定了输出随机数的“0”、“1”分布，在实际设计中，由于高频时钟信号通常会随着工艺偏差而偏差，很难保证占空比为50％，导致采样产生的随机序列0和1的数量会不等，序列的相关性增大。

传统的振荡器采样原理真随机数发生器电路，单个源随机性主要由振荡器的相位抖动决定，抖动越大随机性越好，参考专利CN 104598198 B通过在低频振荡器的基础上引入噪声加扰电路，提高了低频振荡器的相位抖动进而提高了输出随机数序列的随机性，但由于高频信号占空比偏差，输出随机数的“0”、“1”分布无法得到改善。

现有的振荡器采样原理真随机数发生器电路中，通常需要提高随机性和纠正“0”、“1”偏差，参考专利CN 103150138B中，通过n个副振荡器采样电路产生n bits随机数，nbits随机数再控制主振荡器采样电路中的低频时钟，对低频时钟引入抖动，进而提高主振荡器采样电路输出随机数序列的随机性，通过引入伪随机序列与其异或实现输出随机数序列“0”、“1”偏差的纠正。该电路需要多个副振荡器采样电路和多个主振荡器采样电路。

发明内容

本发明要解决的技术问题是：针对现有技术存在的问题，本发明提供一种真随机数发生器，在振荡器采样原理随机数发生器中，引入了特定的采样电路，能够有效提高输出随机数序列的随机性和纠正“0”、“1”偏差。

本发明提供的一种真随机数发生器，该发生器包括高频信号生成电路、低频采样时钟生成电路、计数器、n bits采样触发器、n输入异或门和单bit采样触发器，n为大于1的正整数；

高频信号生成电路用于产生高频时钟信号，其输出端连接计数器的时钟输入端；计数器依据输入时钟信号，对时钟进行计数，输出n bits信号连接n bits采样触发器的D输入端；低频采样时钟生成电路用于产生低频时钟信号，其输出与n bits采样触发器的时钟CK输入端以及单bit采样触发器的时钟CK输入端相连；n bits采样触发器的输出端连接n输入异或门的输入端，也作为多位种子输出；n输入异或门的输出连接单bit采样触发器的D输入端；单bit采样触发器输出最终的随机数序列。

进一步，计数器的位宽g满足条件A/B2^g，其中,A为高频信号生成电路的输出高频时钟信号频率，B为低频采样时钟生成电路的输出采样时钟频率。

进一步，n bits采样触发器输出多位种子信号，单bit采样触发器输出1位种子信号。