[发明专利]成膜方法

说明书

为了在被处理基片上形成图案时实现随高度集成化带来的精细化，提供一种用于抑制颗粒产生的技术。一实施方式的方法是一种在形成于被处理基片上的图案上成膜的成膜方法，被处理基片被配置在载置台上，载置台被设置在能够在减压环境下进行等离子体处理的空间内，在该空间配置有与载置台相对的能够供给高频电力的上部电极。该方法反复执行下述流程，其中该流程包括：在被处理基片的图案上形成沉积膜的第一步骤；和仅对上部电极供给电力来在空间中产生等离子体，从而对空间进行清扫的第二步骤。

技术领域

本发明的实施方式涉及一种成膜方法。

背景技术

电子器件随高度集成化而变得精细化，从而在被处理基片上形成图案时，要求能够高精度地控制最小线宽(CD：Critical Dimension，关键尺寸)。作为等离子体蚀刻时最小线宽变动的主要原因，通常能够列举的是：在生成等离子体的处理空间中，等离子体处理装置的露出在该处理空间中的构成部件(例如，产生等离子体的处理容器的内壁面、与处理容器连接的各种配管的内壁面等)的表面状态发生变化，导致最小线宽发生变动。针对这样的等离子体处理装置的构成部件表面的状态变化，人们提出了各种应对的技术(例如参照专利文献1～3)。

现有技术文献

专利文献

专利文献1：日本特开2016-072625号公报

专利文献2：日本特开2014-053644号公报

专利文献3：日本特开2017-073535号公报

发明内容

发明想要解决的技术问题

在等离子体处理中，有时会产生可能导致产品缺陷的颗粒。颗粒可能从等离子体处理装置的露出在处理空间中的构成部件的表面产生，附着在晶片上引发产品不良。由于颗粒附着在图案上而妨碍图案转印，所以颗粒可能会妨碍实现高精度的最小线宽。从而，为了在被处理基片上形成图案时实现随高度集成化带来的精细化，需要一种用于抑制颗粒产生的技术。

用于解决技术问题的技术方案

本发明的一个技术方案提供一种在形成于被处理基片上的图案上成膜的成膜方法。被处理基片被配置在载置台上，载置台被设置在可于减压环境下进行等离子体处理的空间内，该空间配置有与载置台相对的能够供给高频电力的上部电极。该成膜方法反复执行下述流程，其中该流程包括：在被处理基片的图案上形成沉积膜的第一步骤；和仅对上部电极供给电力来在空间中产生等离子体，从而对空间进行清扫的第二步骤。

在上述成膜方法中，由于每执行一次第一步骤来形成沉积膜后都对执行了第一步骤的空间进行清扫，所以能够容易地通过清扫来除去形成在该空间的沉积膜。

在一个实施方式中，第一步骤包括：对空间供给包含前体的材料的第一气体，使该前体吸附在图案的表面的步骤；和产生第二气体的等离子体并将该等离子体供给到前体的步骤。像这样，在形成沉积膜的第一步骤中，首先利用包含前体的材料的第一气体使前体吸附在被处理基片的图案的表面，之后对该前体供给第二气体的等离子体，从而在被处理基片的图案的表面形成沉积膜。于是，可采用与ALD法(ALD：Atomic Layer Deposition，原子层沉积)相同的方法，在被处理基片的图案的表面形成沉积膜。

在一个实施方式中，上述第一气体是氨基硅烷类气体，第二气体包含氧或氮。并且，在第二步骤中，在空间内产生第三气体的等离子体，第三气体包含卤素化合物。

在一个实施方式中，作为第一气体的氨基硅烷类气体包含具有1～3个硅原子的氨基硅烷。并且，在一个实施方式中，作为第一气体的氨基硅烷类气体可以包含具有1～3个氨基的氨基硅烷。

在一个实施方式中，第一气体包含卤钨化合物。此外，在一个实施方式中，第一气体包含四氯化钛或四(二甲基氨基)钛。此外，在一个实施方式中，第一气体包含卤化硼。