[发明专利]进行用于FINFET半导体装置的鳍片切口蚀刻程序的方法

说明书

本发明涉及进行用于FINFET半导体装置的鳍片切口蚀刻程序的方法，在用于制作集成电路的自对准鳍片切口程序中，使用牺牲栅极或外延形成的源极/漏极区作为蚀刻掩模，搭配鳍片切口蚀刻步骤，以移除所述鳍片不希望的部分。该程序不需要使用经光刻界定的蚀刻掩模也能将所述鳍片切割，使鳍片切口能够精确且准确对准。

技术领域

本申请大体上涉及集成电路的制作，并且更特别的是为了FinFET半导体装置的制造而进行鳍片切口蚀刻程序(fin cut etch process)的方法。

背景技术

诸如鳍式场效晶体管(FinFET)的全空乏装置为能够将下一代栅极长度缩放到14纳米及以下的候选装置。鳍式场效晶体管(FinFET)呈现三维架构，其中晶体管通道(channel)在半导体衬底的表面上面隆起，而不是将通道定位在该表面处或正好低于该表面处。凭借隆起的通道，可使栅极环绕通道的诸侧，从而改善装置的静电控制。

FinFET的制造通常利用自对准程序以使用选择性蚀刻技术在衬底的表面上产生例如20nm宽或更窄的极薄鳍片。接着，沉积栅极结构以接触各鳍片的多个表面，而在通道区上方形成多栅极架构。

鳍片通常是在规则性数组中形成。如图1所示，可将多个鳍片12平行配置，举例而言，并且组配成用来在相异装置区内提供(多个)所欲电路。若要在同一衬底上界定单独装置，诸如4鳍片装置20及2鳍片装置24，举例而言，可调整鳍片12的长度，并且通过选择性移除一些鳍片或部分鳍片来划分鳍片。在传统的处理中，可使用鳍片切割掩模(图未示)来界定鳍片切口区30，使得鳍片切割掩模包覆要保留的鳍片部分，并且使要移除的其他鳍片部分曝露。在界定鳍片切割屏蔽之后，蚀刻程序形成鳍片切割开口32，将曝露的鳍片部分从鳍片切口区30内移除。

然而，如图1中示意性所见，与光光刻相关联的图案化限制，搭配在先进节点伴随形成装置的严格对准允差，可能导致鳍片切割掩模的对准不精确、及/或鳍片切口区30与配合切割开口32之间的逼真度不良。举例而言，鳍片切口图案化期间的圆角化可能损坏或移除欲保留的鳍片部分。在图1的混合装置中，4鳍片装置区20内的鳍片12有部分可能非所欲地遭受移除。

发明内容

尽管有近期的发展，以高精确度与高准确度切割半导体鳍片的程序仍属所欲，对于先进节点的装置制造尤其如此。在用于制作集成电路的自对准鳍片切割程序中，如本文中所揭示，使用牺牲栅极或外延形成(epitaxially-formed)的源极/漏极区代替经光刻界定的鳍片切割掩模作为蚀刻掩模，搭配鳍片切口蚀刻，来移除鳍片不希望的部分。

根据本申请的具体实施例，一种装置包括布置在半导体衬底上方的多个鳍片，其中所述鳍片包括源极/漏极区、及在所述源极/漏极区之间延展的通道区。该装置更包括布置在所述源极/漏极区上方的源极/漏极接面、布置在所述源极/漏极接面上方的层间介电质、以及布置在所述通道区上方的功能性栅极堆栈，其中该多个鳍片其中至少一者具有切口区，该切口区内布置有介电填充层。

在该例示性装置中，该介电填充层延展穿过该至少一个鳍片的整个厚度，以及该介电填充层的一对对置边缘与(i)所述功能性栅极堆栈其中一者、或(ii)所述源极/漏极接面其中一者的边缘对准。

一种形成装置的方法包括在半导体衬底上方形成多个鳍片，在所述鳍片上方形成多个牺牲栅极堆栈，在所述牺牲栅极堆栈的侧壁上方形成间隔物层，在所述鳍片介于诸相邻间隔物层之间的曝露部分上方形成源极/漏极接面，以及在介于诸相邻间隔物层之间的所述源极/漏极接面上方形成层间介电质。

在该层间介电质上方及所述牺牲栅极堆栈上方形成掩模层，以及在该掩模层中形成开口以界定鳍片切口区。使用该掩模层作为蚀刻掩模，本方法更包括选择性蚀刻(i)位在该鳍片切口区内的所述牺牲栅极堆栈、或(ii)位在该鳍片切口区内的所述层间介电质及源极/漏极接面其中一者，以使位在该鳍片切口区内的所述鳍片曝露。通过蚀刻所述曝露的鳍片来形成鳍片切割开口，并且在所述鳍片切割开口内形成介电填充层。