[发明专利]一种晶圆的测试方法有效
申请号: | 201811582523.6 | 申请日: | 2018-12-24 |
公开(公告)号: | CN109655737B | 公开(公告)日: | 2020-11-27 |
发明(设计)人: | 王广运;尹诗龙 | 申请(专利权)人: | 北京华峰测控技术股份有限公司 |
主分类号: | G01R31/28 | 分类号: | G01R31/28;G01R31/26 |
代理公司: | 北京华夏正合知识产权代理事务所(普通合伙) 11017 | 代理人: | 韩登营 |
地址: | 100070 北*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 测试 方法 | ||
本发明提供了一种晶圆的测试方法,包括以下步骤:A、获取晶圆上各Die的位置信息;B、根据如下规则依次选取各Die作为测试Die,并生成测试路径:在各活性Die的影响范围外的位置选取一未被测试的Die作为当前所选取的Die;所述活性Die是指状态为已被测试且处于影响持续时间内的Die;C、测试机根据所述测试路径控制探针台移动对所述晶圆进行各Die的测试。本发明通过提前获取晶圆上各Die的位置信息,在已被测试的Die的影响范围以外选择一个Die优先进行测试,采用本方法,无需花费大量时间等待影响消除,也无需改变探针台的设置,节省了测试资源,提高测试效率,满足大规模量产测试的需求。
技术领域
本发明涉及集成电路测试领域,特别涉及一种晶圆的测试方法。
背景技术
目前,自动测试设备(ATE)在测试晶圆(Wafer)时,是按照晶圆上芯片(Die)的先后顺序依次进行测试。但是随着半导体行业的发展,晶圆的尺寸越来越大,晶圆中每颗芯片(Die)尺寸越来越小,间距越来越小,并且芯片的复杂程序越来越高,这就导致晶圆测试中,由于电压、电流、温度等因素的影响,相邻芯片的性能会互相造成影响,需要在测试完成一段时间,等相邻芯片之间的影响消除之后,才能测试被影响的芯片。针对这种情况,目前主要的测试方案有两种:
①:等待芯片的影响消除,然后继续测试下一颗芯片;
②:在探针台(Prober)上设置需要测试Die的坐标顺序;
方案①中,若按照晶圆上芯片的排列顺序依次测试,当测完一颗芯片时,需要花费大量时间等待该芯片对周围芯片的影响消除后,才能进行下一颗芯片的测试,非常影响测试效率;方案②中,每次对一个新的测试晶圆进行测试之前,需要首先修改探针台的设置,将晶圆上各个芯片的坐标及测试坐标顺序输入到探针台的控制系统中,比较繁琐,另外由于探针台的硬件限制,设置的可测试的Die坐标数目非常有限(例如探针台UF200目前只能测试3000颗,而实际每片晶圆的die数量上万颗、甚至十多万颗)。因此,目前主要的两种测试方案,都存在很大缺陷,其测试条件受限较多,操作比较繁琐,无法满足量产测试的需求。
发明内容
有鉴于此,本发明的主要目的在于提供一种晶圆的测试方法,通过提前获取晶圆上各Die的位置信息,在已被测试的Die的影响范围以外选择一个Die优先进行测试,采用本方法,无需花费大量时间等待影响消除,也无需改变探针台的设置,节省了测试资源,提高测试效率,满足大规模量产测试的需求。
本发明采用的技术方案为,一种晶圆的测试方法,包括以下步骤:
A、获取晶圆上各Die的位置信息;
B、根据如下规则依次选取各Die作为测试Die,并生成测试路径:
在各活性Die的影响范围外的位置选取一未被测试的Die作为当前所选取的Die;
所述活性Die是指状态为已被测试且处于影响持续时间内的Die;
C、测试机根据所述测试路径控制探针台移动对所述晶圆进行各Die的测试。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京华峰测控技术股份有限公司,未经北京华峰测控技术股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811582523.6/2.html,转载请声明来源钻瓜专利网。