[发明专利]存储器件及其信号线布局

权利要求书

1.一种存储器件，包括：

多个存储区域，其包括耦接在多个字线与多个位线之间的存储单元；

地址解码器，其适用于对地址进行解码以产生与所述位线相对应的多个选择信号，并将所述选择信号输出到多个信号线；以及

多个选择电路，其分别与所述存储区域相对应，并且适用于响应于通过所述信号线接收到的所述选择信号而选择所述位线，

其中，所述选择电路中的至少一个选择电路以与剩余的选择电路不同的布置来耦接到所述信号线，以及

其中，每个所述选择电路通过相同的所述信号线接收所有所述选择信号。

2.根据权利要求1所述的存储器件，其中，所述多个位线包括按顺序相邻设置的第一位线至第N位线，其中N为等于或大于4的自然数。

3.根据权利要求2所述的存储器件，

其中，所述多个选择电路中的每个选择电路包括分别与所述第一位线至第N位线相对应的第一选择晶体管至第N选择晶体管，所述多个选择信号包括第一选择信号至第N选择信号，且所述多个信号线包括第一信号线至第N信号线，

其中，所述地址解码器产生分别与所述第一位线至第N位线相对应的所述第一选择信号至第N选择信号，并且将所述第一选择信号至第N选择信号输出到所述第一信号线至第N信号线。

4.根据权利要求3所述的存储器件，其中，当在所述剩余的选择电路中包括的所述第一选择晶体管至第N选择晶体管按线编号顺序依次地分别耦接到所述第一信号线至第N信号线时，在所述选择电路中的所述至少一个选择电路中包括的所述第一选择晶体管至第N选择晶体管以跳过K的线编号顺序分别耦接到所述第一信号线至第N信号线，K为大于1且等于或小于N/2-1的自然数。

5.根据权利要求4所述的存储器件，其中，当跳过的线编号顺序达到所述第N信号线时，在所述选择电路中的所述至少一个选择电路中包括的所述第一选择晶体管至所述第N选择晶体管以所述跳过的线编号顺序从所述第一信号线重新开始的回绕顺序来耦接到所述第一信号线至第N信号线。

6.根据权利要求5所述的存储器件，其中，当K与N的最大公因数等于或大于2且在所述回绕顺序中出现重叠的信号线时，所述跳过的线编号顺序从具有比所述重叠的信号线小K+1的线编号的信号线重新开始。

7.根据权利要求3所述的存储器件，其中，当在所述剩余的选择电路中包括的所述第一选择晶体管和第二选择晶体管分别接收所述第一选择信号和所述第二选择信号时，在所述选择电路中的所述至少一个选择电路中包括的所述第一选择晶体管和所述第二选择晶体管分别接收所述第一选择信号和第(K+1)选择信号，其中K为大于1且等于或小于N/2-1的自然数。

8.根据权利要求1所述的存储器件，其中，所述多个位线包括按顺序相邻设置的第一位线至第八位线。

9.根据权利要求8所述的存储器件，

其中，所述多个选择电路中的每个选择电路包括分别与所述第一位线至第八位线相对应的第一选择晶体管至第八选择晶体管，且所述多个信号线包括第一信号线至第八信号线，

其中，所述地址解码器产生与所述第一位线至第八位线相对应的第一选择信号至第八选择信号，并且将所述第一选择信号至第八选择信号输出到所述第一信号线至第八信号线。

10.根据权利要求9所述的存储器件，其中，所述选择电路中的所述至少一个选择电路包括如下电路中的至少一个：

第一选择电路，其中所述第一选择晶体管至第八选择晶体管分别耦接到所述第一信号线、第三信号线、第五信号线、第七信号线、第四信号线、第六信号线、第八信号线和第二信号线；以及

第二选择电路，其中所述第一选择晶体管至第八选择晶体管分别耦接到所述第一信号线、第四信号线、第七信号线、第二信号线、第五信号线、第八信号线、第三信号线和第六信号线。