[发明专利]一种基于FPGA的QC-LDPC码的高速码率兼容LDPC编码器

说明书

一种基于FPGA的QC‑LDPC码的高速码率兼容LDPC编码器，通过控制模块将输入信息序列的每个信息子块的分量的列向量送至校验位计算模块；将信息子块的分量的列向量通过延迟模块进行时间延迟后送至选择移位输出模块；移位操作模块，根据编码器的码率rate，确定循环移位寄存器的移位方法，并送至循环移位寄存器；根据确定循环移位寄存器的移位方法，对循环子矩阵Bsubgt;i,j/subgt;的首行数据bsubgt;i,j/subgt;supgt;(0)/supgt;进行移位操作,根据移位操作后的结果与输入信息比特序列的逐信息比特，计算得到校验向量，将校验向量送至选择移位输出模块；选择移位输出模块，在不同时间输出校验向量和信息子块的分量的列向量，本发明的高速码率兼容编码器架构，不同码率之间可以最大程度地实现资源共享。

技术领域

本发明涉及一种基于FPGA的QC-LDPC码的高速码率兼容LDPC编码器，属于高速码率兼容编码器技术领域。

背景技术

随着我国空间技术和通信技术的发展，遥感卫星、通信卫星、中继卫星，以及深空探测、载人飞船和空间站等提升卫星数据传输速率的需求日益迫切。在信道编码方面，传统的RS码、卷积码、级联码已不能满足数传系统对编码增益、编码效率、吞吐量等参数的要求。LDPC码以其纠错性能高、错误平层(error floor)低、硬件实现相对简单、易于并行设计等特点，在国内外卫星数传系统中获得了较多的应用。

LDPC码是一种非常逼近香农限的编码方式。研究表明，其性能能够达到与香农限仅差0.0045dB。此外与最早发现的逼近香农限的码Turbo码相比，LDPC的译码算法更为简单，因此LDPC码是目前纠错编码领域最有前景以及研究最多的编码方案，现已广泛应用于卫星高速数传、光纤、卫星数字视频和音频广播、磁记录设备等领域。在卫星应用方面，国际空间数据系统咨询委员会(CCSDS)已将LDPC写入了CCSDS131.1-O-2标准(Low densityparity check codes for use in near-earth and deep spaceapplications.September 2007)。该标准提出了一种适合近地和深空应用的LDPC码，该码是一种准循环码，这种码的构造涉及将较小的置换矩阵(或循环子矩阵)并列放置在一起，而形成一个较大的校验矩阵或者基准矩阵。用这种方式来构造校验矩阵有两个优点，其一是编码器复杂度可与码长或校验比特呈线性关系，其二是编译码器硬件实现的复杂度可以降低。标准中的LDPC码有1/2、2/3、4/5、7/8共4种码率，7/8码率LDPC码是针对近地应用设计的，1/2、2/3、4/5码率的LDPC码是专门为深空应用构造的原模图码。

一般在实现LDPC编码器时有两种方法，一是利用码结构的校验矩阵具有稀疏性来实现高速编码；二是根据码的结构特点，利用生成矩阵的准循环特性进行编码，以便实现兼容多码率编码器，可以最大化地复用硬件资源。从文献调研可以看到现阶段大部分文献中研究采用校验矩阵进行优化编码的算法，广泛应用于第二代卫星广播标准(DVB-S2)、无线局域网802.11系列、无线城域网802.16e，DVB-T2，802.11ac等标准。但为了解决CCSDS标准及其他具有这种类型的QC-LDPC码的编码器的实现问题，则需要利用生成矩阵的准循环特性来进行编码。这类编码器的文献中研究相对较少一些，这种基于生成矩阵的编码器吞吐量一般较低，且很少考虑逐帧可变的码率兼容设计问题。

发明内容