[发明专利]一种基于DFT扫描链的低功耗实现方法

说明书

本发明公开了一种基于DFT扫描链的低功耗实现方法，适用于智能设备中，智能设备的处理器芯片中包括扫描链结构，该方法包括如下步骤：步骤S1，当处理器芯片需要进入低功耗模式时，扫描链结构中的扫描控制器通过扫描各个扫描链寄存器，将各个扫描链寄存器中的寄存器值搬迁至存储器中保存；步骤S2，扫描控制器通过处理器芯片进入低功耗模式前的状态信息判断扫描链的扫描状态，当扫描状态为第一状态时，处理器芯片进入所述低功耗模式；步骤S3，当处理器芯片需要退出低功耗模式时，扫描控制器判断扫描链为第二扫描状态时，将存储器中保存的寄存器值恢复至各个扫描链寄存器中，随后处理器芯片上电，退出低功耗模式。

技术领域

本发明涉及信息技术领域，尤其涉及一种基于DFT扫描链的低功耗实现方法

背景技术

现有技术中的应用系统设计中，要实现应用系统的低功耗运行，需要重新设计载有所述应用系统的智能设备中的处理芯片的内部结构，比如需要将处理芯片内部装载的普通的触发器更换为具备状态保持功能的状态保持电源门控触发器，这样当所述应用系统执行进入低功耗模式后，可以保存低功耗模式运行前的系统状态，也可以在被从低功耗模式下唤醒后，能够快速恢复到低功耗模式运行前的系统状态。

但现有技术中的应用系统低功耗实现方法，需要将处理芯片内部的普通触发器更换为具有状态保持功能的状态保持电源门控触发器，然而由于状态保持电源门控触发器需要独立电源供电，所以更换状态保持电源门控触发器不仅会增加处理芯片内部的布线复杂度，同时会增加芯片的尺寸，不利于大范围的推广使用。

发明内容

鉴于上述存在的技术问题，本发明的目的在于提供一种基于DFT扫描链的低功耗实现方法，以解决上述技术问题。

本发明解决其技术问题采用的技术方案是，提供一种基于DFT扫描链的低功耗实现方法，适用于智能设备中，所述智能设备的处理器芯片中包括基于可测试性设计技术的扫描链结构；所述低功耗实现方法包括如下步骤：

步骤S1，当所述处理器芯片需要进入低功耗模式时，所述扫描链结构中的扫描控制器通过扫描所述扫描链结构中的各个扫描链寄存器，将各个扫描链寄存器中的寄存器值搬迁至存储器中保存；

步骤S2，所述扫描控制器通过所述处理器芯片进入低功耗模式前的状态信息来判断所述扫描链的扫描状态，当所述扫描状态为第一状态时，所述处理器进入所述低功耗模式，随后关电；

步骤S3，当所述处理器芯片需要退出所述低功耗模式时，所述扫描控制器通过所述状态信息判断所述扫描链的扫描状态，并在所述扫描状态为第二状态时转向步骤S4；

步骤S4，所述扫描控制器通过扫描所述扫描链寄存器，将所述存储器中保存的所述寄存器值恢复至各个所述扫描链寄存器中，随后所述处理器芯片上电，退出所述低功耗模式。

作为本发明的一种优选方案，所述状态信息中包括具有一预设的第一格式的第一状态信息以及具有一预设的第二格式的第二状态信息。

作为本发明的一种优选方案，预设的所述第一格式包括：

第一字段，用于表示所述扫描链的扫描使能状态；

第二字段，用于表示所述处理器芯片的当前状态；

第三字段，用于表示所述扫描控制器的控制引脚的状态；

预设的所述第二格式包括：

第四字段，用于表示是否使能外部扫描链控制；

第五字段，用于表示是否使能外部时钟。

作为本发明的一种优选方案，所述第一状态信息和所述第二状态信息均保存于所述存储器中。

作为本发明的一种优选方案，所述第一状态信息保存于所述处理器芯片中的一存储单元内；