[发明专利]一种数据采编系统在审
申请号: | 201811594228.2 | 申请日: | 2018-12-25 |
公开(公告)号: | CN109541292A | 公开(公告)日: | 2019-03-29 |
发明(设计)人: | 刘文怡;沈三民;张会新;王艳;彭晴晴;刘利生 | 申请(专利权)人: | 中北大学 |
主分类号: | G01R19/25 | 分类号: | G01R19/25 |
代理公司: | 太原科卫专利事务所(普通合伙) 14100 | 代理人: | 朱源 |
地址: | 030051*** | 国省代码: | 山西;14 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 数据采集节点 数据采编 电源电路模块 采集 传感器模拟 数据包发送 数据采集器 采集系统 工作流程 工作稳定 接收命令 命令解析 命令配置 命令匹配 启动数据 输入模块 新型数据 转换结果 转换数据 总线传输 上位机 体积小 转换 成功 | ||
1.一种数据采编系统,其特征在于:包括32个数据采集节点,所述数据采集节点均为单独的数据采编系统,且所有的数据采集节点均与RS-485总线连接,所述RS-485总线与上位机连接;每个数据采集节点包括传感器模拟输入模块、A/D采集模块、FPGA主控电路模块、RS-485总线通信模块和电源电路模块,所述A/D采集模块采用数据采集芯片ADS1258,所述FPGA主控电路模块采用芯片XC6SLXl6_196,所述传感器模拟输入模块输入模拟信号数据至ADS1258,转换为数字信号,ADSl258的SPI接口的数据输入DIN、数据输出DOUT、芯片选择CS、时钟输入SCLK引脚,经过22欧姆的排组与FPGA主控电路模块芯片连接,由FPGA主控电路模块对其进行寄存器的配置和模数转换的控制;ADS1258芯片的供电分为三部分,数字部分与FPGA主控电路模块相连,供电采用0V数字地和3.3V数字电源;模拟部分的供电根据测试模拟信号的电压范围选用0V负极模拟供电电压和5V正极模拟供电电压;
所述RS-485总线通信模块的总线通信协议的连接方式采用两线制,硬件电缆采用双绞线进行数据传输,所述RS-485总线通信模块采用ISO1176T作为总线的接口芯片,所述ISO1176T通过控制引脚R、/RE、DE、D及状态指示引脚ISODE均与FPGA主控电路模块芯片的管脚相连,接口芯片ISO1176T的供电分为二部分,第一部分供电选用3.3V,第二部分将3.3V的电压经过变压器DA2304之后变为6V电压,再通过线性调节器LP2985A之后变为5V,作为差分总线的输出电压值;
所述电源电路模块采用外部接入的12V电压,并采用稳压芯片CYT78L05,将12V电压作为输入,通过高精度基准稳压芯片AD586输出5V电压,再将5V作为输入,供给电压转换芯片TPS70345,转换为系统所需3.3V和1.2V。
2.权利要求1所述的一种数据采编系统的采编方法,其特征在于:包括如下步骤:
①上位机发出开始命令,命令从RS-485总线传入到各个数据采集节点;
②由FPGA主控电路模块判断地址是否匹配:若不匹配,返回步骤①,重新接收开始命令;若匹配,则配置寄存器;
③数据输入线将命令字和寄存器数据依次移至ADS1258中;
④寄存器配置完成后,启动AD转换;
⑤观察/DRDY电平是否为0,若为0,则已选用的通道数据转换成功;否则,转换失败,返回步骤④;
⑥当A/D采集模块转换一定次数后,停止该命令下的数据采集,静待上位机给出的下一条命令;
⑦转换完成后,上位机读取32个数据采集节点的转换数据。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中北大学,未经中北大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811594228.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:宽温高精度多路电流采集系统
- 下一篇:电压波形提取装置