[发明专利]一种欠压保护电路在审
申请号: | 201811603649.7 | 申请日: | 2018-12-26 |
公开(公告)号: | CN109445509A | 公开(公告)日: | 2019-03-08 |
发明(设计)人: | 奚冬杰;罗永波;宣志斌;肖培磊 | 申请(专利权)人: | 中国电子科技集团公司第五十八研究所 |
主分类号: | G05F1/575 | 分类号: | G05F1/575;G05F1/569 |
代理公司: | 无锡派尔特知识产权代理事务所(普通合伙) 32340 | 代理人: | 杨立秋 |
地址: | 214000 *** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 欠压保护电路 带隙基准电路 集成电路技术 负反馈电阻 齐纳二极管 参考电压 参数决定 电源电压 欠压保护 低功耗 反相器 宽长比 电阻 源端 电路 引入 | ||
1.一种欠压保护电路,其特征在于,包括电阻R1~R5、NMOS管MN1~MN3、PMOS管MP1和MP2、反相器INV1和INV2;其中,
电阻R1的第一端接电源电压VDD,第二端接电阻R2的第一端;所述电阻R2的第一端接NMOS管MN1的栅端,第二端接NMOS管MN3的漏端;电阻R3的第一端接所述NMOS管MN1的源端,第二端接NMOS管MN2的源端;电阻R4的第一端接所述电阻R3的第二端,电阻R5的第一端接所述电阻R2的第二端,所述电阻R4的第二端和电阻R5的第二端均接地GND;
NMOS管MN1的漏端接PMOS管MP1的漏端,栅端接所述电阻R1的第二端,源端接所述电阻R3的第一端;NMOS管MN2的漏端接PMOS管MP2漏端,栅端接所述NMOS管MN1的栅端,源端接所述电阻R4的第一端;NMOS管MN3的漏端接所述电阻R5的第一端,栅端接反相器INV2的输出端,源端接地GND;所述PMOS管MP1的源端接电源电压VDD,漏端接自身栅端,该栅端与所述PMOS管MP2的栅端互连;所述PMOS管MP2的漏端接反相器INV1输入端,栅端接所述PMOS管MP1的漏端,源端接电源电压VDD;所述反相器INV1的输入端接所述NMOS管MN2漏端,输出端接所述反相器INV2的输入端;所述反相器INV2的输出端接所述NMOS管MN3的栅端。
2.如权利要求1所述的欠压保护电路,其特征在于,所述PMOS管MP1和所述PMOS管MP2是镜像比例为1:1的电流镜,用于比较所述NMOS管MN1与所述NMOS管MN2中电流的大小。
3.如权利要求1所述的欠压保护电路,其特征在于,所述电阻R1和所述电阻R2用于实现对电源电压VDD的采样,通过其不同的分压比例系数设定不同的欠压保护阈值VTrip。
4.如权利要求1所述的欠压保护电路,其特征在于,所述NMOS管MN3和所述电阻R5用于产生迟滞效果,防止电源电压VDD由于抖动引起欠压保护电路的误动作。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第五十八研究所,未经中国电子科技集团公司第五十八研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811603649.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种可产生启动成功标志信号的带隙基准电路
- 下一篇:一种电压源