[发明专利]封装方法

说明书

本发明提供一种封装方法，包括：提供待封装结构，待封装结构包括多个芯片以及位于相邻芯片之间的塑封层，所述芯片具有正面和与所述正面相对的背面，芯片内形成有电连接结构，芯片正面暴露出所述电连接结构，且待封装结构具有多个接触区以及位于相邻接触区之间的缓冲区；进行选择性喷涂处理，向缓冲区的芯片正面以及塑封层表面喷洒浆料，并对缓冲区的浆料进行固化处理，在缓冲区形成缓冲层，所述缓冲层暴露出所述电连接结构表面；在缓冲层表面、以及接触区的电连接结构表面形成再布线层，所述再布线层与所述电连接结构电连接。本发明利用选择性喷涂处理形成缓冲层，减小了缓冲层形成工艺引入的损伤，进而提高了形成的封装结构的可靠性。

技术领域

本发明涉及半导体封装技术领域，特别涉及一种封装方法。

背景技术

随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，人们对集成电路的封装技术的要求相应也不断提高。现有的封装技术包括球栅阵列封装(Ball GridArray，BGA)、芯片尺寸封装(Chip Scale Package，CSP)、晶圆级封装(Wafer LevelPackage，WLP)、三维封装(3D)和系统封装(Systemin Package，SiP)等。

再布线层(redistribution layer，RDL)是封装技术中的重要技术分支之一。再布线层主要是指，在晶圆表面沉积金属层和介质层并形成相应的金属布线图形，以对芯片的输入/输出引脚进行重新布局，将芯片的输入/输出端口布置到新的、节距占位可更为宽松的区域。

现有技术的封装方法形成的封装结构的性能仍有待提高。

发明内容

本发明解决的问题是提供一种封装方法，改善封装效果，提高形成的封装结构的可靠性。

为解决上述问题，本发明提供一种封装方法，包括：提供待封装结构，所述待封装结构包括多个芯片以及位于相邻芯片之间的塑封层，所述芯片具有正面和与所述正面相对的背面，所述芯片内形成有电连接结构，所述芯片正面暴露出所述电连接结构，且所述待封装结构具有多个接触区以及位于相邻接触区之间的缓冲区，每一所述接触区对应位于一芯片的电连接结构所在的区域；进行选择性喷涂处理，向所述缓冲区的芯片正面以及塑封层表面喷洒浆料，并对所述缓冲区的浆料进行固化处理，在所述缓冲区形成缓冲层，所述缓冲层暴露出所述电连接结构表面；在形成所述缓冲层之后，在所述缓冲层表面、以及所述接触区的电连接结构表面形成再布线层，所述再布线层与所述电连接结构电连接。

与现有技术相比，本发明提供的技术方案具有以下优点：

本发明提供的封装方法的技术方案中，采用选择性喷涂处理，向缓冲区的芯片正面以及塑封层表面喷洒浆料，并对所述缓冲区的浆料进行固化处理，在所述缓冲区形成缓冲层，所述缓冲层暴露出所述电连接结构表面。本发明形成缓冲层的工艺步骤无需进行显影工艺或者刻蚀工艺，从而避免位于接触区的电连接结构或者芯片受到显影工艺或者刻蚀工艺带来的刻蚀损伤，使得所述接触区的电连接结构保持较高的质量，例如，所述电连接结构的电连接性能不会受到形成缓冲层工艺的影响。因此，本发明改善了封装效果，提高了封装形成的封装结构的性能，所述封装结构的电学性能和可靠性均能得到改善。

可选的，所述喷头前一次移动经过缓冲区上方时的移动路径与后一次移动经过同一缓冲区上方时的移动路径不同。不同移动路径的喷头喷洒的浆料的厚度均匀性以及厚度分布情况有差异，由于同一缓冲区上方的浆料为经由不同移动路径的喷头喷洒的，两次不同喷洒浆料形成膜层的厚度分布情况相互弥补或者相互抵消，有利于进一步提高最终形成的缓冲层的厚度均匀性，进一步的提高封装形成的封装结构的可靠性。