[发明专利]一种GOA电路

说明书

本发明涉及显示技术领域，尤其涉及一种GOA电路，所述GOA电路包括级联的多个GOA电路单元，第一数据信号线，第二数据信号线，第N级GOA电路输出信号Sn，第N级栅极输出信号线Gn，第N+2级栅极输出信号线Gn+2，多组N型与P型连接的薄膜晶体管。所述公共信号还与所述场效应管的源极相连。通过在级联的多个GOA电路中增加多个N型和P型的薄膜晶体管，从而实现在栅极信号输出级数不变的情况下，减少线的排布，减少GOA电路的数目，从而节省版图设计空间，实现超窄边框面板的设计，并且降低产品的生产成本。

技术领域

本发明涉及显示技术领域，尤其涉及一种GOA电路。

背景技术

GOA(Gate Drive On Array)技术即阵列基板行驱动技术，是利用薄膜晶体管(Thin Film Transistor，TFT)液晶显示器阵列制程将栅极扫描驱动电路制作在薄膜晶体管阵列基板之上，从而实现逐行扫描的驱动的方式，这样的设计，它既可以节省栅极集成电路的成本，也能够缩减面板边框的宽度，对现在超窄边框设计非常有利，是未来面板设计的一个重要技术。在GOA电路中，它具有两项基本的功能，一是输出扫描驱动信号，第二是位移寄存功能，当第N个扫描驱动信号输出完成后，通过时钟控制进行第N+1个并依次传递下去。

然而，现有GOA产品在实现栅极信号输出时需要多组时钟信号(Clock cycle，CK)和低频信号(Low Complexity，LC)和GOA电路(18个TFT和一个电容)的共同作用，并且，现有产品对GOA电路充电和续传能力的要求也不断提高，对器件的频率、分辨率等性能参数的要求也越来越高，同时伴随着器件数量的增加，TFT的尺寸和时钟信号的数目加大，使得电路的布局变得复杂，放置电路的面板的面积也相应增大，导致现有电路面板的栅极边框变大。

因此，现有的GOA电路中，电路数目较多并且电路的设计版图面积较大，不利于面板超窄边框的设计，并且成本较高的问题，需要提出进一步的完善和改进方案。

发明内容

本发明提供一种GOA电路，以解决现有技术水平中GOA电路中电路数目较多，电路的设计版图占据空间较大，并且成本较高的问题。

为解决上述技术问题，本发明提供的技术方案如下：

根据本公开实施例，本发明提供了一种GOA电路，所述的GOA电路包括：

级联的多个GOA电路单元，GOA电路输出信号，选择电路单元，栅极输出信号，

其中，所述选择电路单元中还包括：第一数据信号线、第二数据信号线、第一N型薄膜晶体管、第二N型薄膜晶体管、第一P型薄膜晶体管和第二P型薄膜晶体管；

N为正整数，第N级GOA电路单元与第N级GOA电路输出信号线S(N)连接，所述第N级GOA电路输出信号线S(N)与第N级选择电路单元连接；

当N为奇数时，所述第N级选择电路单元与第2N-1级栅极输出信号线G(2N-1)和第2N+1级栅极输出信号线G(2N+1)连接，且在同一个级联选择电路单元内，所述第一N型薄膜晶体管的源极连接所述第一P型薄膜晶体管的漏极并连接所述第2N-1级栅极输出信号线G(2N-1)，所述第二N型薄膜晶体管的源极连接所述第二P型薄膜晶体管的漏极并连接所述第2N+1级栅极输出信号线G(2N+1)；

当N为偶数时，所述第N级选择电路单元与第2N-2级栅极输出信号线G(2N-2)和第2N级栅极输出信号线G(2N)连接，且在同一个级联选择电路单元内，所述第一N型薄膜晶体管的源极连接所述第一P型薄膜晶体管的漏极并连接所述第2N-2级栅极输出信号线G(2N-2)，所述第二N型薄膜晶体管的源极连接所述第二P型薄膜晶体管的漏极并连接所述第2N级栅极输出信号线G(2N)。