[发明专利]集成电路的制造方法

说明书

本发明提供的集成电路的制造方法，主要包括了在淀积完结构层后，在该结构层上涂上有机涂层材料，形成有机涂层材料层；在刻蚀时，用经过刻蚀形成图案的有机涂层材料层作为掩模对该结构层进行刻蚀。由于，该有机涂层材料具有流动性，在该有机涂层材料的上表面形成一平面，在该平面的基础上再沉积相关材料厚度一致，进行刻蚀时关键尺寸——宽度一致，该集成电路的性能得到改善。

技术领域

本发明属于半导体制造领域，涉及不平表面基础上淀积层的刻蚀方法。

背景技术

在半导体制造过程中，在衬底材料上生长或淀积出相应的材料，在一定形貌的基础上，对相关材料进行刻蚀，从而形成相应的电子元件并形成相应的电路结构。淀积是指薄膜淀积工艺，主要发展为物理气相淀积和化学气相淀积，淀积的特点在于层厚较均匀一致。在此过程中，由于某些电子元件的自身特征，会形成某表面有台阶等不平的现象，而淀积工艺的上述特点容易将该台阶面反映出每一淀积层台阶式起伏不平。参阅图1a所示，展示了栅极的有源区和隔离区之间存在高度差。

现有技术的硬掩膜刻蚀工艺中，在栅氧化层上依次淀积上多晶硅、氮化硅、氧化硅、无定型碳、无氮介质抗反射层，形成台阶起伏面，特别是无氮介质抗反射层的起伏不平，导致了在其上涂布底部抗反射层的厚度不均匀，在隔离区域上较有源区域上薄。参阅图1b所示，以光刻胶为掩膜对底部抗反射层进行刻蚀，形成在隔离区域上较有源区域上更细的底部抗反射层形貌；参阅图1c所示，该底部抗反射层形貌会传递影响到该无氮介质抗反射层，形成在隔离区域上较有源区域上更细的无氮介质抗反射层形貌；参阅图1d所示，以该无氮介质抗反射层形貌为掩膜对无定型碳层进行刻蚀会导致该形貌进一步传递；参阅图1e、图1f所示，以该无定型碳层为掩膜进一步刻蚀氧化硅层、和氮化硅层，形成的该氧化硅层、和该氮化硅层的形貌也是在隔离区域上较有源区域上更细；参阅图1g所示，去该除无定型碳层后各层的分布形态剖面图；图1b至图1g展示了现有技术中栅极硬掩膜刻蚀工艺过程和工艺产品的关键尺寸示意。参阅图1h所示，进行栅极切割及多晶硅刻蚀，得到栅极形貌。参阅图1i所示，展示了按现有技术的工艺方法来进行栅极的加工最终的栅极关键尺寸的俯视图，在有源区域和隔离区域上该栅极关键尺寸差异较大。由此可以看出，在集成电路制造中硬掩膜刻蚀工艺影响了关键尺寸，特别是在28nm工艺节点以下。由于，该栅极关键尺寸的不一致，导致了该晶体管的性能受到影响。

发明内容

本发明提供一种集成电路的制造方法，其目的在于解决由于不平表面上材料刻蚀工艺导致关键尺寸不一致的问题，进而提高集成电路的性能。

为了达成前述目的，本发明提供了一种集成电路的制造方法，在淀积完结构层后，在该结构层上涂上有机涂层材料，形成有机涂层材料层；在刻蚀时，用经过刻蚀形成图案的有机涂层材料层作为掩模对该结构层进行刻蚀。

优选地，该有机涂层材料为耐高温富碳涂层材料、低温富碳涂层材料或光刻胶。

优选地，该结构层表面有台阶。

优选地，该结构层位于有源区和隔离区。

优选地，该有机涂层材料层上表面为平面。

优选地，该有机涂层材料层的厚度为

优选地，在该有机涂层材料层上淀积无氮介质抗反射层。

优选地，该无氮介质抗反射层的厚度为

优选地，在该无氮介质抗反射层上涂上底部抗反射层。

优选地，该底部抗反射层的厚度为

优选地，在该底部抗反射层上涂布光刻胶。

优选地，该光刻胶的厚度为

优选地，该结构层包括多晶硅层、氮化硅层、氧化硅层，该集成电路包含一栅氧化层，在该栅氧化层上依次淀积多晶硅、氮化硅、氧化硅。