[发明专利]制造半导体装置的方法

说明书

本公开的实施例涉及制造半导体装置的方法。提供一种具有提高的可靠性的半导体装置。首先，提供包括绝缘层、半导体层和绝缘膜的衬底，该绝缘膜堆叠在半导体衬底上、并且具有填充有元件隔离部分的沟槽。在通过第一干法蚀刻来从体区域去除绝缘膜之后，通过第二干法蚀刻来从体区域去除半导体层。然后，通过蚀刻来去除SOI区域中的绝缘膜和体区域中的绝缘层。含有碳氟化合物气体的气体被用于第一干法蚀刻。通过第一干法蚀刻的元件隔离部分的蚀刻厚度至少等于紧接在开始第一干法蚀刻之前的绝缘膜的厚度与紧接在开始第一干法蚀刻之前的半导体层的厚度的总和。在第一干法蚀刻之后并且在第二干法蚀刻之前，执行氧等离子体处理。

相关申请的交叉引用

包括说明书、附图和摘要的于2017年12月28日提交的日本专利申请号2017-253643的公开内容通过引用整体并入本文。

技术领域

本发明涉及一种制造半导体装置的方法，例如，一种在应用于使用SOI衬底来制造半导体装置的技术时有效的技术。

背景技术

半导体装置通过以下来制造：在半导体衬底中形成元件隔离部分，在由元件隔离部分限定的半导体衬底的有源区域中形成诸如MISFET(金属绝缘体半导体场效应晶体管)的半导体元件，并且在半导体衬底上形成多层布线结构。另外，存在使用SOI衬底作为半导体衬底的技术。

公开号为2017-22250的日本未审查专利申请(专利文献1)描述了一种半导体装置，其通过以下来获得：在半导体层上形成薄膜MISFET、该半导体层经由掩埋绝缘层而选择性地形成在半导体衬底的表面上，以及在半导体衬底的表面上的其它区域中形成另一MISFET。

公开号为2001-203185的日本未审查专利申请(专利文献2)描述了一种涉及蚀刻的技术。

[专利文献]

[专利文献1]公开号为2017-22250的日本未审查专利申请

[专利文献2]公开号为2001-203185的日本未审查专利申请

发明内容

期望一种将要使用SOI衬底来制造的半导体装置，以具有提高的可靠性。

从本文的描述和附图中，另一目的和新颖特征将显而易见。

根据一个实施例，一种制造半导体装置的方法具有：(a)提供衬底的步骤，该衬底包括：半导体衬底，半导体衬底上的绝缘层，绝缘层上的半导体层，半导体上的第一绝缘膜，穿透第一绝缘膜、半导体层和绝缘层并且到达半导体衬底的沟槽，以及掩埋在沟槽中的元件隔离部分。绝缘层、第一绝缘膜和元件隔离部分由彼此相同的材料制成。制造半导体装置的方法进一步具有：(b)形成第一掩模层以便覆盖衬底的第一区域中的第一绝缘膜、并且以便暴露衬底的第二区域中的第一绝缘膜的步骤，第二区域不同于第一区域；以及(c)利用第一掩模层作为蚀刻掩模来去除第二区域中的第一绝缘膜、以暴露第二区域中的半导体层的步骤。第一干法蚀刻使用含有碳氟化合物气体的第一气体，并且通过第一干法蚀刻的未覆盖有第一掩模层的元件隔离部分的蚀刻厚度至少是紧接在开始第一干法蚀刻之前的第一绝缘膜的第一厚度与紧接在开始第一干法蚀刻之前的半导体层的第二厚度的总和。制造半导体装置的方法进一步具有：(d)在步骤(c)之后，对衬底进行氧等离子体处理；(e)在步骤(d)之后，利用第一掩模层作为蚀刻掩模，通过第二干法蚀刻来去除第二区域中的半导体层，以暴露第二区域中的绝缘层；以及(f)在步骤(e)之后，去除第一掩模层。制造半导体装置的方法进一步具有：(g)通过蚀刻来去除第一区域中的第一绝缘膜和第二区域中的绝缘层、以暴露第一区域中的半导体层和第二区域中的半导体衬底的步骤；以及(h)在步骤(g)之后，在第一区域中的半导体层上形成第一晶体管，并且在第二区域中的半导体衬底上形成第二晶体管。

根据一个实施例，可以提供一种具有提高的可靠性的半导体装置。

附图说明