[发明专利]基于虚拟机实现的CPU漏洞检测方法及系统

权利要求书

1.一种基于虚拟机实现的CPU漏洞检测方法，包括：

在预设的虚拟机系统中将第一预设监控代码注入未知进程，所述第一预设监控代码获取与所述未知进程相对应的二进制指令；

按照预设的二进制转义规则，确定与所述二进制指令相对应的汇编指令；

通过虚拟机模拟CPU执行所述汇编指令，并根据预设的虚拟漏洞防御规则，检测模拟CPU执行的所述汇编指令是否为与CPU漏洞相关的指令；

当检测结果为预设结果时，将所述未知进程的进程信息提供给预设的宿主系统，以便在所述预设的宿主系统中将第二预设监控代码注入所述未知进程，并根据预设的宿主漏洞防御规则，检测所述未知进程执行的指令是否为与CPU漏洞相关的指令。

2.根据权利要求1所述的方法，其中，所述第一预设监控代码获取与所述未知进程相对应的二进制指令包括：

所述第一预设监控代码监测内存中的内存数据的变化量；

根据所述内存中的内存数据的变化量确定与所述未知进程相对应的二进制指令。

3.根据权利要求1或2所述的方法，其中，所述方法执行之前，进一步包括：

确定二进制指令与汇编指令之间的对应关系，根据所述对应关系设置所述二进制转义规则。

4.根据权利要求1-3任一所述的方法，其中，所述通过虚拟机模拟CPU执行所述汇编指令包括：

通过虚拟机代理CPU执行所述汇编指令，并将执行结果反馈给所述未知进程。

5.根据权利要求1-4任一所述的方法，其中，所述第二预设监控代码用于获取所述未知进程中包含的各个线程以及所述各个线程执行的指令。

6.根据权利要求1-4任一所述的方法，其中，所述预设的虚拟漏洞防御规则和/或预设的宿主漏洞防御规则包括以下中的至少一个：

根据指令频率是否大于预设频率阈值进行防御的规则、以及根据指令序列和/或指令序列组合是否与预设的漏洞指令序列特征相匹配进行防御的规则。

7.根据权利要求6所述的方法，其中，所述预设的虚拟漏洞防御规则和/或预设的宿主漏洞防御规则中存储的预设的漏洞指令序列特征包括以下中的至少一个：

与缓存线清除指令相对应的指令序列特征、与读取时间标签计数器操作码指令相对应的指令序列特征、以及与读取TSC寄存器指令相对应的指令序列特征。

8.一种基于虚拟机实现的CPU漏洞检测系统，包括：

第一监控模块，适于在预设的虚拟机系统中将第一预设监控代码注入未知进程，所述第一预设监控代码获取与所述未知进程相对应的二进制指令；

转义模块，适于按照预设的二进制转义规则，确定与所述二进制指令相对应的汇编指令；

虚拟漏洞防御模块，适于通过虚拟机模拟CPU执行所述汇编指令，并根据预设的虚拟漏洞防御规则，检测模拟CPU执行的所述汇编指令是否为与CPU漏洞相关的指令；

宿主漏洞防御模块，适于当检测结果为预设结果时，将所述未知进程的进程信息提供给预设的宿主系统，以便在所述预设的宿主系统中将第二预设监控代码注入所述未知进程，并根据预设的宿主漏洞防御规则，检测所述未知进程执行的指令是否为与CPU漏洞相关的指令。

9.一种电子设备，包括：处理器、存储器、通信接口和通信总线，所述处理器、所述存储器和所述通信接口通过所述通信总线完成相互间的通信；

所述存储器用于存放至少一可执行指令，所述可执行指令使所述处理器执行如权利要求1-7任一所述的基于虚拟机实现的CPU漏洞检测方法对应的操作。

10.一种计算机存储介质，所述存储介质中存储有至少一可执行指令，所述可执行指令使处理器执行如权利要求1-7任一所述的基于虚拟机实现的CPU漏洞检测方法对应的操作。