[发明专利]基于改进型三模冗余系统的抗多位翻转错误芯片加固方法

说明书

本发明公开了一种基于改进型三模冗余系统的抗多位翻转错误芯片加固方法，涉及数字集成电路技术领域。本发明通过比较数字集成电路内部寄存器的状态值，进而判断发生单粒子翻转的寄存器，通过表决器，输出控制信号，将未发生单粒子翻转的数字集成电路的寄存器值复制到已发生单粒子翻转的寄存器，完成数字集成电路纠错的功能。

技术领域

本发明涉及数字集成电路技术领域，尤其是涉及数字集成电路内核纠错机制技术领域，更具体的涉及一种基于改进型三模冗余系统的抗多位翻转错误芯片加固方法。

背景技术

随着近年来高速无线通信、高速数据采集和测量等应用的飞速发展，人们对SOC（System-on-Chip）的需求和研究越来越迫切,几乎所有的电子系统都集成了的数块甚至数十块SOC。SOC芯片的制造利用了大量的半导体材料，这些制作材料中的放射性杂质在衰变过程中会释放出带电粒子如α粒子，α粒子的电离效应导致粒子进入巧衬底时发生裂变，并产生电子空穴对。

通常情况下，集成电路发生单粒子翻转的几率随着集成电路工艺特征尺寸的缩小而增大，但当集成电路工艺的特征尺寸发展到亚深微米（0.18μm）领域后，单粒子发生翻转的几率逐渐趋向一个定值，这是因为特征尺寸的不断缩小使得电压降低趋于平稳，相邻节点之间短沟道效应共享的电荷增多，降低了节点电荷收集效率。随着工艺水平的不断进步，在单位芯片上可制作更多的MOS管，半导体中的杂质元素可能会与辐射到半导体内部的高能粒子放生反映产生高能量的二级粒子，导致出现多个节点的翻转称为MBU（Multiple-Bit-Upset），而且由于低功耗的需求，工作电压不断降低，使得节点状态更容易受到外界干扰而出现反转，更容易出现MBU。

根据SOC芯片的制造过程，传统上，可以从工艺级、器件级、版图级、电路级四个方面对芯片进行加固处理。首先，工艺级采用三阱或者四阱来制造芯片，有效防止跨器件的电荷传输，使得电路采集的电荷量仅限在ＭＯＳ管所在阱内产生。另外可以使用GaAs工艺制作芯片，然而，这些工艺价格非常昂贵。其次，器件级采用的方法有利用SOI工艺，可使得衬底部分产生的电荷无法被电极收集，从而减小了器件发生单粒子效应时的电荷量，然而，SOI工艺与主流CMOS工艺不兼容并且价格昂贵，流片成本高。再次，在版图级别中，可采用一些设计方法来提高器件的抗福射特性，比如控制氧化层厚度、渗杂浓度、结面积等，通过提高电路中易受到干扰的节点的电荷量，也就是增加表征高电平的电量的方式来增加电路的抗干扰能，这种方法的有代价是电容的增加势必会影响电路的速度、功耗和面积，这种方法用的并不多。最后，电路级采用的三模冗余（Triple-Modular-Redundancy, TMR）电路加固方法，这种方法将三个相同的模块连到一个表决器的输入端，由表决器选择所有模块中的绝大多数输出值作为最终的输出。这种传统TMR结构只对模块的输出进行判决，并不能适时检测模块内部的数据，会造成表决结果的迟滞，另外，这种结构只从表决结果选取未发生错误的模块输出，并不能对发生故障的模块进行寄存器修复。

发明内容

为了克服上述现有技术中存在的缺陷和不足，本申请提供了一种基于改进型三模冗余系统的抗多位翻转错误芯片的加固方法，本发明的发明目的在于，现有技术中当数字集成电路发生单粒子瞬态效应时，粒子辐射使电流脉冲发生在触发器等时序部件时，传播而来的扰动可能被触发器采样锁存，而造成存储信息发生电平翻转的问题；本发明通过比较数字集成电路内部寄存器的状态值，进而判断发生单粒子翻转的寄存器，通过表决器，输出控制信号，将未发生单粒子翻转的数字集成电路的寄存器值复制到已发生单粒子翻转的寄存器，完成数字集成电路纠错的功能。

为了解决上述现有技术中存在的问题，本申请是通过下述技术方案实现的：