[发明专利]乘法器、数据处理方法、芯片及电子设备

权利要求书

1.一种乘法器，其特征在于，所述乘法器包括：乘法运算电路、寄存控制电路、寄存器电路、状态控制电路以及选择电路，所述乘法运算电路的输出端与所述寄存控制电路的第一输入端连接，所述寄存控制电路的输出端与所述寄存器电路的输入端连接，所述寄存器电路的输出端与所述选择电路的第一输入端连接，所述状态控制电路的第一输出端与所述寄存控制电路的第二输入端连接，所述状态控制电路的第二输出端与所述选择电路的第二输入端连接；所述寄存器电路包括两个或多个寄存单元；

其中，所述乘法运算电路用于对接收到的数据进行乘法运算得到乘法运算结果，所述状态控制电路用于获取存储指示信号以及读取指示信号，所述寄存控制电路用于根据所述状态控制电路输入的所述存储指示信号，确定存储所述乘法运算结果的所述寄存器电路，所述寄存单元用于将不同存储指示信号对应的所述乘法运算结果进行存储，所述选择电路用于根据接收到的所述读取指示信号，读取所述寄存器电路中存储的所述乘法运算结果中的部分数据，作为运算结果；所述接收到的数据包括两个同位宽的定点数，所述运算结果的位宽小于所述接收到的数据的位宽的2倍。

2.根据权利要求1所述的乘法器，其特征在于，所述乘法运算电路包括：布斯编码处理子电路、部分积获取子电路以及累加子电路，所述布斯编码处理子电路的输出端与所述部分积获取子电路输入端连接，所述部分积获取子电路的输出端与所述累加子电路的输入端连接。

3.根据权利要求2所述的乘法器，其特征在于，所述布斯编码处理子电路用于对接收到的数据进行布斯编码处理得到编码信号，所述部分积获取子电路用于根据编码信号得到原始部分积，并根据所述原始部分积进行逻辑运算处理，得到符号位扩展后的部分积，所述累加子电路用于对符号位扩展后的部分积进行修正累加处理。

4.一种数据处理方法，其特征在于，所述方法应用于权利要求1-3中任一项所述的乘法器；所述方法包括：

接收待处理数据；

对所述待处理数据进行乘法运算处理得到乘法运算结果；

获取存储指示信号以及读取指示信号；

根据所述存储指示信号将多个所述乘法运算结果存储至不同的寄存单元中；

根据所述读取指示信号，读取不同寄存单元中存储的对应所述乘法运算结果中的部分数据，得到运算结果。

5.根据权利要求4所述的方法，其特征在于，所述对所述待处理数据进行乘法处理得到乘法运算结果，包括：

将所述待处理数据进行布斯编码处理，得到原始部分积；

根据所述原始部分积进行逻辑运算处理，得到符号位扩展后的部分积；

对所述符号位扩展后的部分积进行修正累加处理，得到乘法运算结果。

6.根据权利要求5所述的方法，其特征在于，所述将所述待处理数据进行布斯编码处理，得到原始部分积，包括：

对所述待处理数据进行布斯编码处理，得到编码信号；

根据所述待处理数据与所述编码信号，得到所述原始部分积。

7.根据权利要求5所述的方法，其特征在于，所述根据所述原始部分积进行逻辑运算处理，得到符号位扩展后的部分积，包括：对所述原始部分积的高两位数值进行异或，取反和与逻辑运算处理，得到符号位扩展后的部分积。

8.根据权利要求4所述的方法，其特征在于，所述根据所述存储指示信号将多个所述乘法运算结果存储至不同的寄存单元中，包括：

将第一存储指示信号对应的第一乘法运算结果存储至第一寄存单元中；

将第二存储指示信号对应的第二乘法运算结果存储至第二寄存单元中。