[发明专利]一种基于埋SiGe的PMOS晶体管

说明书

本发明涉及一种基于埋SiGe的PMOS晶体管，包括：半导体衬底(101)、N型Ge沟道层(102)、栅极(103)、源区(104)、漏区(105)、SiGe层(106)、源极(107)、漏极(108)和保护层(109)；其中，所述N型Ge沟道层(102)设置于所述半导体衬底(101)上；所述栅极(103)设置于所述N型Ge沟道层(102)表面中间位置处；所述N型Ge沟道层(102)为脊状结构，所述源区(104)和所述漏区(105)设置于所述栅极(103)两侧的所述N型Ge沟道层(102)的凸出结构内。本发明提供的基于埋SiGe的PMOS晶体管其载流子迁移率显著高于传统PMOS晶体管载流子迁移率，器件工作速度高、频率特性好。

技术领域

本发明属半导体集成电路技术领域，特别涉及一种基于埋SiGe的PMOS晶体管。

背景技术

PMOS的工作原理与NMOS相类似。因为PMOS是N型硅衬底、P型沟道，其中的多数载流子是空穴，少数载流子是电子，源漏区的掺杂类型是P型，PMOS及其构成的CMOS是集成电路必不可少器件。

随着集成电路尺寸越来越小，器件的尺寸越来越接近其物理极限。因此，在这种情况下，必须研究新材料，新器件。从而提高器件的工作速度。而器件的工作速度取决于其驱动电流，在相同电压下要使得驱动电流增加，就要增加载流子的迁移速度，从而提高器件的性能。

因此，必须采取一种新的沟道材料作为PMOS晶体管沟道，提升其迁移率，从而提升集成电路的速度，减小电路面积。

发明内容

为了提高PMOS晶体管的性能，本发明提供了一种基于埋SiGe的PMOS晶体管；本发明要解决的技术问题通过以下技术方案实现：

本发明的实施例提供了一种基于埋SiGe的PMOS晶体管，包括：半导体衬底101、N型Ge沟道层102、栅极103、源区104、漏区105、SiGe层106、源极107、漏极108和保护层109；其中，

所述N型Ge沟道层102设置于所述半导体衬底101上；所述栅极103设置于所述N型Ge沟道层102表面中间位置处；所述N型Ge沟道层102为脊状结构，所述源区104和所述漏区105设置于所述栅极103两侧的所述N型Ge沟道层102的凸出结构内；所述SiGe层106设置于所述N型Ge沟道层102的两侧台阶上；所述源极107设置于所述源区104上；所述漏极108设置于和所述漏区105上；所述保护层109设置于所述SiGe层106、所述源区104、所述漏区105和所述栅极103上。

在本发明的一个实施例中，所述SiGe层106的厚度小于所述N型Ge沟道层102的厚度，所述SiGe层106的上表面与所述N型Ge沟道层102的凸出表面高度一致。

在本发明的一个实施例中，所述N型Ge沟道层102的厚度为820～920nm；所述SiGe层106的厚度为15～25nm。

在本发明的一个实施例中，所述半导体衬底101为Si衬底，厚度为2μm。

在本发明的一个实施例中，所述N型Ge沟道层102的掺杂浓度为1×10¹⁶～5×10¹⁶cm^-3。

在本发明的一个实施例中，所述栅极103的厚度为20～30nm；所述源极107和漏极108的厚度为40～50nm。

与现有技术相比，本发明具有以下有益效果：本发明提供的基于埋SiGe的PMOS晶体管，通过引入埋SiGe层结构，在Ge沟道层引入了应力，实现直接带隙Ge沟道材料，从而提高了Ge沟道层的载流子迁移率；相对于传统PMOS器件，其载流子迁移率有了很大提升，提高了PMOS器件的电流驱动与频率特性。

附图说明