[发明专利]一种降低多级循环移位网络级联级数的方法及装置

说明书

本发明涉及一种降低多级循环移位网络级联级数的方法及装置，该方法包括将循环移位网络块调整为双层循环移位网络块；对双层循环移位网络块进行区分，以得到主循环移位网络块和子循环移位网络块；获取计算逻辑较少的模块，以形成待处理单元；将主循环移位网络块放置于待处理单元；按照设定的连线规则进行主循环移位网络块和子循环移位网络块的内部连线；在原有的准循环低密度奇偶校验码移位网络内执行子循环移位网络块的移位操作；在待处理单元内执行主循环移位网络块的移位操作。本发明不需要增加寄存器资源来达到缓解时序的作用，以使得QSN硬件实现装置面积小，且组合逻辑关键路径变短，时序更好，可以在更高的频率工作。

技术领域

本发明涉及固态硬盘，更具体地说是指一种降低多级循环移位网络级联级数的方法及装置。

背景技术

目前QC-LDPC(准循环低密度奇偶校验码，Quasi-Cyslic Low-Density Parity-Check Codes)译码算法硬件实现时都无法避免QSN(准循环低密度奇偶校验码移位网络，QC-LDPC Shift Network)设计单元，QSN实现的复杂度随着循环移位网络块的尺寸的增大而越来越大，同样意味着关键路径将会越来越长，时序也会变差，后端连线的复杂度也会越来越大。

如图1所示，现有的QSN硬件实现装置在对数据进行移位时，是将数据直接右移，将左边的值和右边的值再进行合并，该装置后端连线不会很复杂，组合逻辑路径相对较短，但是资源所占面积会比较大，硬件代价较高；如图2所示，现有的另一种QSN硬件实现装置是一种按位级联的移位装置，该装置连线较多，组合逻辑关键路径较长，但是面积小，硬件代价低，是一种很常见的QSN装置，采用该装置进行循环移位网络块的尺寸为32的移位时其内部连线如图3所示，图中C[4]、C[3]、C[2]、C[1]、C[0]为选择开关，选择开关处于不同状态时，内部连线不同。

因此，有必要设计一种新的方法，以使得QSN硬件实现装置面积小，且组合逻辑关键路径变短，时序更好，可以在更高的频率工作。

发明内容

本发明的目的在于克服现有技术的缺陷，提供一种降低多级循环移位网络级联级数的方法及装置。

为实现上述目的，本发明采用以下技术方案：一种降低多级循环移位网络级联级数的方法，包括：

将循环移位网络块调整为双层循环移位网络块；

对双层循环移位网络块进行区分，以得到主循环移位网络块和子循环移位网络块；

获取计算逻辑较少的模块，以形成待处理单元；

将主循环移位网络块放置于待处理单元；

按照开关打开状态下设定的连线规则进行主循环移位网络块和子循环移位网络块的内部连线；

在原有的准循环低密度奇偶校验码移位网络内执行子循环移位网络块的移位操作；

在待处理单元内执行主循环移位网络块的移位操作。

其进一步技术方案为：所述对双层循环移位网络块进行区分，以得到主循环移位网络块和子循环移位网络块之后，还包括：

调整准循环低密度奇偶校验码的校验阵结构，以得到优化后的校验阵结构。

其进一步技术方案为：所述优化后的校验阵结构为：

其中，q^y,x为主循环移位网络块，y表示主循环移位网络块内循环右移数据的个数，M为主循环移位网络块的尺寸，q^x为子循环移位网络块；

其中，Z为子循环移位网络块的尺寸，x为子循环移位网络块循环右移数据的个数。

其进一步技术方案为：所述对双层循环移位网络块进行区分，以得到主循环移位网络块和子循环移位网络块，包括：