[发明专利]一种芯片扇出型封装结构及封装方法在审
申请号: | 201811627182.X | 申请日: | 2018-12-28 |
公开(公告)号: | CN109585402A | 公开(公告)日: | 2019-04-05 |
发明(设计)人: | 张春艳 | 申请(专利权)人: | 华进半导体封装先导技术研发中心有限公司 |
主分类号: | H01L23/48 | 分类号: | H01L23/48;H01L23/538;H01L21/768 |
代理公司: | 北京三聚阳光知识产权代理有限公司 11250 | 代理人: | 李博洋 |
地址: | 214135 江苏省无锡市新*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 层叠封装结构 第一表面 封装体 芯片 扇出型封装 导电通孔 第二表面 封装材料 阶梯型 通孔 元器件 封装 叠层结构 阶梯通孔 依次层叠 依次减小 电连接 结构层 成孔 暴露 应用 | ||
1.一种芯片扇出型封装结构,其特征在于,包括:
层叠封装结构,所述层叠封装结构具有第一表面和与所述第一表面相对的第二表面;所述层叠封装结构包括依次层叠的多个封装体,不同所述封装体的封装材料不同;
阶梯型导电通孔,形成在所述层叠封装结构中,一端暴露于所述层叠封装结构的第一表面,用于电连接多个封装体;
所述阶梯型导电通孔沿成所述第一表面至所述第二表面方向,每层封装体中的通孔的孔径依次减小。
2.根据权利要求1所述的芯片扇出型封装结构,其特征在于,每个所述封装体中包封至少一个芯片,不同所述封装体中的芯片通过阶梯型导电通孔电连接。
3.根据权利要求1所述的芯片扇出型封装结构,其特征在于,还包括:
粘结层,形成于所述依次层叠的多个封装体的之间。
4.根据权利要求3所述的芯片扇出型封装结构,其特征在于,所述阶梯型导电通孔贯穿所述粘结层,所述粘结层内的孔径小于粘结层朝向所述第一表面方向的封装体内的通孔的孔径,所述粘结层内的孔径大于粘结层朝向所述第二表面方向的封装体内的通孔的孔径。
5.根据权利要求1所述的芯片扇出型封装结构,其特征在于,还包括:
引出层,形成在所述第一表面,用于引出所述封装体内的电信号。
6.根据权利要求5所述的芯片扇出型封装结构,其特征在于,所述引出层包括:
布线层,形成在所述第一表面;
引出端子,扇出在所述布线层表面。
7.一种芯片封装方法,其特征在于,包括如下步骤:
提供一层叠封装结构,所述层叠封装结构具有第一表面和与所述第一表面相对的第二表面;所述层叠封装结构包括依次层叠的多个封装体,不同所述封装体的封装材料不同;
沿所述第一表面至所述第二表面方向以每层封装体的封装材料对应的成孔工艺形成阶梯型通孔。
8.根据权利要求7所述的芯片封装方法,其特征在于,所述沿所述第一表面至所述第二表面方向以每层封装体的封装材料对应的成孔工艺形成阶梯型通孔的步骤,包括:
在所述第一表面形成盲孔,沿所述盲孔的中心按照所述封装体的层叠顺序依次在所述封装体上依次按照对应的成孔工艺成孔。
9.根据权利要求7或8所述的通孔制备方法,其特征在于,所述成孔工艺包括:干法刻蚀、湿法刻蚀或激光通孔。
10.根据权利要求9所述的通孔制备方法,其特征在于,在所述沿所述第一表面至所述第二表面方向以每层封装体的封装材料对应的成孔工艺形成阶梯型通孔的步骤之后,包括:
对所述成阶梯型通孔填充形成阶梯型导电通孔,使各封装体形成电连接;
在所述第一表面形成引出层,所述引出层与所述阶梯型导电通孔电连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华进半导体封装先导技术研发中心有限公司,未经华进半导体封装先导技术研发中心有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811627182.X/1.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体装置
- 下一篇:传感器封装件及其制作方法