[发明专利]数据处理装置及相关产品

说明书

本发明涉及一种数据处理装置及相关产品。包括：主处理单元和至少一个从处理单元组，从处理单元组包括共享从处理单元和至少一个并行从处理单元；主处理单元用于向共享从处理单元发送共享数据，分别向各并行从处理单元发送并行计算数据；共享从处理单元将共享数据传输给各并行从处理单元；并行从处理单元在两个时钟周期分别接收并行计算数据，并将并行计算数据逐级传输给其他并行从处理单元。本申请提供的数据处理装置及相关产品，将机器学习数据拆分为共享数据和并行计算数据，通过两个时钟周期实现主处理单元和从处理单元之间的数据交互，降低了主、从处理单元之间的数据交互所占的数据带宽，进而降低了机器学习芯片用于传输的硬件开销。

技术领域

本申请涉及信息处理技术领域，特别是涉及一种数据处理装置及相关产品。

背景技术

随着目前机器学习的不断发展，越来越多的多架构的机器学习芯片逐渐问世，这些机器学习芯片在访问或者处理存储器中的数据时，由于机器学习芯片所需的数据量大，且机器学习芯片对数据处理的速度要求高。

常见的机器学习芯片通常包括主运算单元和从运算单元，主处理单元在同一时刻，分别向多个从处理单元传输机器学习数据及运算指令，多个从处理单元根据获得的传输机器学习数据及运算指令，执行机器学习运算。

采用上述方法，主处理单元与各从处理单元之间均进行数据传输，需要占用大量的传输接口，使得机器学习芯片的硬件开销大。

发明内容

本申请实施例提供了一种数据处理装置及相关产品，可以降低机器学习芯片的硬件开销。

第一方面，一种数据处理装置，所述数据处理装置用于执行机器学习数据的处理，所述数据处理装置包括：主处理单元和至少一个从处理单元组，所述从处理单元组包括共享从处理单元和至少一个并行从处理单元；

所述主处理单元，用于将机器学习数据拆分为共享数据和至少两个并行计算数据，向所述共享从处理单元发送所述共享数据，并根据预设的两个时钟周期内分别向各所述并行从处理单元发送所述并行计算数据；

所述共享从处理单元，用于接收所述共享数据，并将所述共享数据传输给各所述并行从处理单元；

所述并行从处理单元，用于在第一个时钟周期内接收第一并行数据、在第二个时钟周期内接收第二并行数据，并将所述第一并行数据传输给上一级并行从处理单元，或者，所述共享从处理单元。

在其中一个实施例中，所述主处理单元，具体用于在第一个时钟周期向所述共享从处理单元发送所述共享数据，向各所述并行从处理单元发送所述第一并行计算数据；在第二个时钟周期向最后一级并行从处理单元发送所述第二并行计算数据。

在其中一个实施例中，所述共享从处理单元，具体用于在所述第一个时钟周期接收所述共享数据，在所述第二个时钟周期向各所述并行从处理单元广播所述共享数据，并在所述第二个时钟周期接收第一级并行从处理单元发送的所述第一并行计算数据。

在其中一个实施例中，所述共享从处理单元还用于根据所述共享数据和所述第一级并行从处理单元发送的并行计算数据，进行中间运算，得到中间结果，并将所述中间结果传输给所述主处理单元；

所述并行从处理器还用于根据所述共享数据和所述并行计算数据，进行中间运算，得到所述中间结果，并将所述中间结果传输给所述主处理单元。

在其中一个实施例中，所述共享从处理单元和所述并行从处理单元包括通讯接口，所述通讯接口用于传输所述共享数据和所述并行计算数据。

在其中一个实施例中，所述主处理单元包括分配处理电路，所述分配处理电路用于对所述机器学习数据进行拆解分配，获得所述共享数据和所述至少两个并行计算数据。

在其中一个实施例中，所述主处理单元还包括缓存电路，所述缓存电路用于记录各所述从处理单元标识信息，所述标识信息包括所述从处理单元的标识和/或地址信息。