[发明专利]高沟道迁移率垂直型UMOSFET器件及其制备方法

说明书

本发明公开了一种高沟道迁移率垂直型UMOSFET器件及其制备方法。所述高沟道迁移率垂直型UMOSFET器件包括外延结构以及与外延结构配合的源极、漏极和栅极，所述外延结构包括第一半导体以及依次设置在第一半导体上的第二半导体和第三半导体，所述外延结构内还设置有与栅极配合的凹槽结构，所述凹槽结构从所述外延结构的第一表面连续延伸至第一半导体内，至少在所述凹槽结构的内壁与第二半导体之间还设置有第四半导体，所述第四半导体为高阻半导体。本发明将靠近栅槽表面的P⁺沟道层转变为高阻半导体，使得器件实际发生反型的区域从表面转移至无刻蚀损伤的沟道层内部，从而避免沟槽刻蚀对沟道区反型层迁移率的恶化，获得高沟道迁移率的垂直型UMOSFET器件。

技术领域

本发明涉及一种晶体管，特别涉及一种高沟道迁移率垂直型UMOSFET器件及其制备方法，属于微纳制造技术领域。

背景技术

随着半导体材料的发展，传统Si基功率器件的性能已经接近材料特性所决定的理论极限。回顾Si基电力电子器件的发展，整体的发展方向是提高容量和工作频率、降低通态压降、减小驱动功率、改善动态参数和多功能化，其电流传输方向由水平方向逐渐转向垂直方向。GaN基功率器件也有类似的发展趋势，目前处于主导地位的仍是基于AlGaN/GaN异质结的水平结构GaN基HEMT，但也存在一些亟待解决的问题，如在高的漏极偏置电压或脉冲条件下工作时，会出现比较明显电流崩塌现象；基于槽栅技术和基于氟离子注入技术的GaNHEMT增强型器件引起的刻蚀损伤、注入损伤以及高压工作稳定性等问题；引入场板结构在提高器件耐压的同时增加额外的电容进而影响频率特性等等。

总之，上述问题的存在激发了垂直结构器件的研究。随着技术的进步，高质量的GaN衬底逐渐走向市场，基于GaN衬底和同质外延技术的垂直结构电力电子器件的应用需求已经在眼前。垂直结构器件在不牺牲器件尺寸的情况下可以通过增加漂移区厚度来提高击穿电压，从而有利于实现高功率密度芯片。

目前研究最多的垂直器件包括CAVET(Current Aperture Vertical ElectronTransistor)和槽型栅MOSFET(UMOSFET)两种结构，其中CAVET结构同样面临与水平结构类似的难以实现增强型的问题，其阈值电压不足以满足高功率汽车应用等的要求，不能防止由于噪声等因素带来的误操作。而UMOSFET的工作原理在于栅极加正压从而在沿着槽栅的侧壁形成的反型层沟道实现器件的导通，属于增强型器件，这种结构避免了传统VDMOSFET中存在的JFET区，有利于内阻的明显降低，元胞密度可以进一步提高。目前已初步提出并实现针对GaN基UMOSFET的制备工艺。例如，现有的一种UMOSFET中，外延结构自下而上分别是GaN衬底、n-GaN漂移区、p⁺GaN基区、n⁺GaN源区，台面隔离后，刻蚀沟槽从结构上表面穿过n⁺GaN源和p⁺GaN基区进入n-GaN漂移区，同时刻蚀p型基区的凹槽。源电极同时与p⁺GaN基区和n⁺GaN源区短接，槽底部和侧面沉积介质层后，在槽内形成栅电极，衬底背面形成漏电极。现有技术中提及了一种在沟槽结构中二次外延一薄层uGaN提供器件的导电通道，避免沟槽刻蚀带来的损伤对反型层中电子迁移率的影响，器件的工作原理也由沟道层反型转变为沟道层积累提供源漏电极的导电通道，同时介质层也通过原位外延的方式进行。然而，GaN基水平器件的沟道均沿(0001)面，属于极性面，存在压电极化和自发极化效应会影响器件的阈值电压。因此，为实现增强型(常关型)器件的特性，我们倾向于将器件的导电沟道置于非极性面上。对于GaN基UMOSFET来说，获得非极性面最直接的方法就是通过刻蚀获得垂直于(0001)面的沟槽，其沟槽的侧壁即为非极性面。但是，干法刻蚀会不可避免地带来刻蚀损伤，尤其是在沟槽侧壁区域，湿法腐蚀修复也不能完全修复损伤。刻蚀会增加缺陷密度，使得p-GaN反型层沟道内的电子迁移率明显下降，沟道区将贡献更大的导通电阻，降低器件饱和电流，需要施加更大栅压以降低沟道电阻，但会带来器件可靠性问题；另外，表面态密度增加，器件的动态特性进一步恶化。

发明内容