[发明专利]大规模图像数据处理系统及方法

权利要求书

1.一种大规模图像数据处理系统，其特征在于，包括：

高速视觉芯片核心处理模块(3)，用于对输入的图像数据进行层次化多级并行的深度学习算法处理，该高速视觉芯片核心处理模块(3)包括：处理核心模块(33)和处理块阵列(31)，该处理块阵列(31)包含M×N个连接可配置的处理块(311)，M、N均为正整数，每个处理块(311)包含微处理单元阵列(313)；

其中，所述处理核心模块(33)用于整个处理块阵列(31)的连接配置、运行控制、以及状态监控，同时能实现全局级图像数据处理；

所述处理块阵列(31)中的各个处理块(311)之间通过处理核心模块(33)的配置而呈现不同的连接关系，用于多种不同分辨率图像的并行处理；

所述微处理单元阵列(313)包含P个微处理单元，P为正整数，采用单指令多数据流工作模式，用于实现像素级数据的并行处理。

2.根据权利要求1所述的大规模图像数据处理系统，其中，每个所述处理块(311)还包含：微控制单元(312)，用于实现图像数据的块级并行处理及处理块(311)的运行控制；

所述微处理单元阵列(313)中的微处理单元用于实现单指令多数据流操作，单指令多数据流操作的控制指令通过所述微控制单元(312)实现。

3.根据权利要求1所述的大规模图像数据处理系统，其中，所述处理核心模块(33)采用精简指令集计算机指令。

4.根据权利要求2所述的大规模图像数据处理系统，其中，所述微控制单元(312)包含：指令存储器、译码单元、数据执行单元、寄存器组以及数据选择器；

其中，指令存储器用来存储当前处理块(311)的执行指令，微控制单元(312)和微处理单元阵列(313)共用一套指令，微控制单元(312)中寄存器数据和微处理单元阵列(313)中寄存器数据共享，能根据处理任务并行度及复杂度在微控制单元(312)和微处理单元阵列(313)之间进行切换，译码单元根据取到的指令进行指令解析，根据指令类型去选择微控制单元(312)或微处理单元阵列(313)去操作数据进行运算。

5.根据权利要求2所述的大规模图像数据处理系统，其中，每个所述处理块(311)还包含：微存储单元(314)，所述微控制单元(312)能够以字节或半字访问微存储单元(314)中的全部数据。

6.根据权利要求5所述的大规模图像数据处理系统，其中，每个处理块(311)中，所述微处理单元的总数据带宽和所述微存储单元(314)的数据带宽相匹配。

7.根据权利要求1所述的大规模图像数据处理系统，其中，所述微处理单元包含：寄存器组、数据执行单元以及数据选择器；

其中，所述微处理单元的数据执行单元分为两个分支：一个分支为16bit通用计算单元，包含加法、减法、移位和逻辑运算的操作，用于实现计算机视觉以机器学习模型中的数据操作类型；另一个分支为8bit MAC计算单元，用于实现深度学习模型中卷积操作。

8.根据权利要求1所述的大规模图像数据处理系统，还包括：

数据源输入模块(1)，用于接收数据源图像传感器输入的图像数据；

数据存储模块(4)，用于存储从数据源图像传感器输入的图像数据；

FPGA控制模块(2)，与数据源输入模块(1)、数据存储模块(4)、以及高速视觉芯片核心处理模块(3)分别连接，用于图像数据的接收、缓存、分发、状态控制、模块参数配置和数据读出；以及

通讯模块(5)，设置于FPGA控制模块(2)和上位机之间，用于FPGA控制模块(2)和上位机的数据交互，将高速视觉芯片核心处理模块(3)处理后的结果数据输出到上位机，上位机将配置数据输入给FPGA控制模块(2)。

9.根据权利要求8所述的大规模图像数据处理系统，其中，所述数据源输入模块(1)通过光纤实现数据输入，所述通讯模块(5)通过光纤实现数据输出。