[发明专利]阵列基板及其制备方法

说明书

本申请提供了一种阵列基板，包括玻璃基板、制备于所述玻璃基板表面的栅极、扫描线、以及制备于所述基板表面且覆盖所述栅极和所述扫描线的垫高层，所述垫高层包括对应于所述扫描线的第一区域，以及对应于所述栅极的第二区域；所述垫高层包括第一垫高层和第二垫高层，所述第一垫高层覆盖所述栅极和所述扫描线，所述第二垫高层位于所述第一垫高层的任意一侧；有益效果：本申请提供的阵列基板，通过在扫描线与数据线在交叠处设置垫高层，提高扫描线与数据线之间的距离，降低面板的电阻电容延迟效应，进而提升了显示面板的显示品质。

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法。

背景技术

随着液晶显示器的发展，高阶显示受到越来越多的重视，液晶显示的分辨率也越来越高，从高清度(Full High Definition，FHD)到超高清(High Definition，UD)，在到目前各大显示器件争先开发的8K显示技术；分辨率的提升带来最直接的负面效应，就是栅极负载越来越大，电阻电容(Resistor Capacitor，RC)延迟效应成倍增长。

现有技术的降低电阻电容延迟效应的主要方法是降低电阻，例如用金属铜线代替铝线，还有就是增加铜的厚度，以此来降低电阻，而达到降低RC延迟的目的。

铜制程相对于铝制程而言，铜的蚀刻难度较高，需要使用到危险系数较高的氢氟酸(Hydro fluoric acid，HF)，成本高。

增加铜的厚度，一方面铜的沉积时间增加，蚀刻时间也相应增加，增加了物料成本及时间成本；另一方面铜膜厚度增加还会带来基板应力过高导致翘曲的问题。

综上所述，现有技术在降低RC延迟上存在着生产成本高和产品翘曲的问题。

发明内容

本申请提供的阵列基板，通过增加扫描线与数据线在交叠处的距离，降低面板的RC延迟效应。

为解决上述问题，本发明提供的技术方案如下：

一种阵列基板，包括玻璃基板、制备于所述玻璃基板表面的栅极、扫描线、以及制备于所述基板表面且覆盖所述栅极和所述扫描线的垫高层，所述垫高层包括对应于所述扫描线的第一区域，以及对应于所述栅极的第二区域；

所述垫高层包括第一垫高层和第二垫高层，所述第一垫高层覆盖所述栅极和所述扫描线，所述第二垫高层位于第一垫高层的任意一侧。

根据本申请一优选实施例，所述垫高层的第一区域的高度，大于所述垫高层的第二区域的高度。

根据本申请一优选实施例，所述第一垫高层采用氮化硅制备，所述第二垫高层采用可溶性聚四氟乙烯层、R/G/B三基色叠加层或者黑色矩阵光阻材料制备。

根据本申请一优选实施例，所述第二垫高层覆盖所述第二区域之外的区域。

根据本申请一优选实施例，所述第二垫高层对应于所述第二区域的位置设有开口，所述栅极置于所述开口内。

根据本申请一优选实施例，所述第一垫高层采用氮化硅制备，所述第二垫高层采用可溶性聚四氟乙烯层、R/G/B三基色叠加层或者黑色矩阵光阻材料制备。

根据本申请一优选实施例，所述垫高层的厚度为

依据本申请的上述目的，提供一种阵列基板制备方法，包括在阵列基板上制作所述绝缘层的步骤，所述方法还包括以下步骤：

步骤S10，提供玻璃基板，所述玻璃基板表面制备栅极和所述扫描线；

步骤S20，玻璃基板表面制备第一垫高层，所述第一垫高层覆盖所述栅极和所述扫描线；

步骤S30，第一垫高层表面显影曝光，剥离所述栅极表面的第一垫高层；