[发明专利]一种三维存储器的制造方法

说明书

本发明公开了一种三维存储器的制造方法。上述三维存储器的制造方法，包括：提供第一晶圆，第一晶圆上形成有三维存储器的阵列层；提供第二晶圆，第二晶圆上形成有三维存储器的外围器件层；提供粘结层，粘结层中形成有互连阵列层后段金属的第一互连层；键合第一晶圆、第二晶圆和粘结层以使粘结层在三维存储器的高度方向上连接阵列层和外围器件层；其中粘结层的第一粘结表面与阵列层粘结，粘结层的第二粘结表面与外围器件层粘结，阵列层与外围器件层通过粘结层电连接。本发明能够解决现有技术制造周期长，以及模块化程度低的缺陷。

技术领域

本发明涉及一种存储器的制造方法，尤其涉及一种三维存储器的制造方法。

背景技术

随着对高度集成电子装置的持续重视，对以更高的速度和更低的功率运行并具有增大的器件密度的半导体存储器件存在持续的需求。为达到这一目的，已经发展了具有更小尺寸的器件和具有以水平和垂直阵列布置的晶体管单元的多层器件。三维存储器是业界所研发的一种新兴的闪存类型，通过垂直堆叠多层数据存储单元来解决二维或者平面闪存带来的限制，其具备卓越的精度，支持在更小的空间内容纳更高的存储容量，可打造出存储容量比同类闪存技术高达数倍的存储设备，进而有效降低成本和能耗，能全面满足众多消费类移动设备和要求最严苛的企业部署的需求。

如图1A-图1B所示，现有的三维存储器的制造方法主要包括：

(1)在第一个晶圆形成带有位线/字线触点的阵列层；

(2)在第二个晶圆形成CMOS外围器件；

(3)将阵列晶圆和CMOS晶圆混合粘结在一起。

现有的三维存储器的制造方法存在如下缺陷：

1、周期时间长：形成阵列晶圆的处理时间远比形成CMOS晶圆的处理时间长得多，导致制造三维存储器的总周期时间过长。

2、模块化程度低：阵列晶圆形成工艺和CMOS晶圆形成工艺之间高度交互干扰，难以进行模块化生产。

因此，本领域亟需一种三维存储器及其制造方法，以克服现有技术存在的上述缺陷。

发明内容

以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。

为了解决现有技术存在的上述缺陷，本发明提供了一种三维存储器，以及一种三维存储器的制造方法，从而缩短三维存储器的制造周期，并通过提升模块化程度的方式提升其适应性。

本发明提供的上述三维存储器，包括：阵列层、外围器件层和粘结层；

上述粘结层中形成有互连阵列层后段金属的第一互连层，上述粘结层在上述三维存储器的高度方向上连接上述阵列层和上述外围器件层；其中上述粘结层的第一粘结表面与上述阵列层粘结，上述粘结层的第二粘结表面与上述外围器件层粘结，上述阵列层与上述外围器件层通过上述粘结层电连接。

优选地，在本发明提供的上述三维存储器中，上述第一互连层可以包括：上述阵列层的位线和位线触点，上述位线触点电连接上述位线和上述阵列层，上述位线触点暴露于上述第一粘结表面。

优选地，在本发明提供的上述三维存储器中，上述阵列层可以包括：等级层堆栈、沿上述高度方向贯穿上述等级层堆栈的沟道孔、位于上述沟道孔内的沟道层，以及接触上述沟道层的漏极，上述漏极与上述位线触点电连接。

可选地，在本发明提供的上述三维存储器中，上述第一互连层也可以包括：共源触点和字线触点，上述共源触点电连接上述阵列层中的共源线，上述字线触点电连接上述阵列层中字线接触结构，上述共源触点和上述字线触点暴露于上述第一粘结表面。