[发明专利]一种三维片上网络垂直通道的部署方法

说明书

本发明公开了一种三维片上网络垂直通道的部署方法，属于芯片集成领域。针对现有技术中存在的三维片上网络垂直通道的部署方法效率低、延时高的问题，本发明提供了一种三维片上网络垂直通道的部署方法，该方法采用遗传算法对垂直通道的数量和位置进行优化，然后对于全局搜索中搜索到的垂直通道的数量和位置，再通过局部搜索方法‑禁忌搜索算法获得在该数量和位置下垂直通道的最优分配。它可以实现三维片上网络平均网络延时更低、饱和吞吐率更高的效果，提高不完全连接的三维片上网络的性能，同时降低其实现的成本。

技术领域

本发明涉及芯片集成领域，更具体地说，涉及一种三维片上网络垂直通道的部署方法。

背景技术

三维集成技术是实现延续摩尔定律(“More Moore”)和超越摩尔定律(“More ThanMoore”)的一种实用、有效且具有突破性的技术。三维集成通过垂直互连和芯片堆叠带来诸多好处，例如更高的性能、更低的功耗、更高的带宽、更高的封装密度和更小的面积。硅通孔(Through-Silicon-Via，TSV)是最为看好的垂直互连技术。正是因为其技术可行性高、制造复杂度低以及相较而言成本较低，基于TSV的技术得到了广泛的应用。

三维片上网络是片上网络技术与三维集成技术的结合，它在网络性能和功耗方面都比二维片上网络有极大的改善。之前的许多工作大多专注于完全连接的三维片上网络的研究。在完全连接的三维片上网络中，每一层上的每个路由器分别有两组TSV连接其上下两个相邻节点，这意味着TSV的数量由垂直通道的位宽和路由器的数量决定。因此，对于具有大量路由器的完全连接的三维片上网络，其所需的TSV的数量将是巨大的。然而，由于芯片制造的良品率和TSV占用的硅面积是TSV数量的函数，所以为了提高芯片制造的良品率、降低TSV带来的成本，在实际的芯片制造过程中必须对TSV的数量进行一定的限制，即减少垂直通道的数量。本发明研究了不完全连接的三维片上网络，在该架构下，每一层上只有部分路由器是与其垂直方向的相邻节点间有垂直通道的。不完全连接的三维片上网络的研究对于三维片上网络的实际应用具有重要的意义。

发明内容

1.要解决的技术问题

针对现有技术中存在的三维片上网络垂直通道的部署方法效率低、延时高的问题，本发明提供了一种三维片上网络垂直通道的部署方法，它可以实现三维片上网络平均网络延时更低、饱和吞吐率更高的效果，提高不完全连接的三维片上网络的性能，同时降低其实现的成本。

2.技术方案

本发明的目的通过以下技术方案实现。

一种三维片上网络垂直通道的部署方法，采用遗传算法对垂直通道的数量和位置进行优化，然后对于全局搜索中搜索到的垂直通道的数量和位置，再通过禁忌搜索算法获得在该数量和位置下垂直通道的最优分配。

更进一步的，遗传算法中将垂直通道的位置用染色体进行如下表示：将对应垂直通道的数量和位置的一个解编码为一串二进制数字的有序序列，其中每个基因代表一个可选的垂直通道的位置，基因i处的值为‘1’，这意味着路由器i处存在垂直通道，如果基因值为‘0’的话，则表示该路由器位置上没有垂直通道，i为自然数。

更进一步的，对于一个规模为m×n×k的对齐或者不对齐的三维片上网络，一个染色体中的基因的数量分别是m×n和m×n×(k-1)。

更进一步的，禁忌搜索算法步骤如下：1)对问题编码，设置目标函数；2)产生初始解，置空禁忌表；3)生成当前解的领域，根据目标函数对候选解进行评价，选出候选解；4)判断候选解是否满足藐视准则，若满足则替换最早进入禁忌表的对象，更新最优解；5)判断候选解是否在禁忌表中，若在禁忌表中，则用当前解重新生成领域解，重复步骤3-步骤5；6)当迭代发现的最好解无法改进或者达到确定迭代步数时，禁忌搜索算法终止。