[发明专利]一种宽异或电路优化方法有效
申请号: | 201811639013.8 | 申请日: | 2018-12-29 |
公开(公告)号: | CN109714043B | 公开(公告)日: | 2023-02-24 |
发明(设计)人: | 王作建;张东晓;吴洋;贾红;陈维新;韦嶔;程显志 | 申请(专利权)人: | 西安智多晶微电子有限公司 |
主分类号: | H03K19/21 | 分类号: | H03K19/21 |
代理公司: | 西安嘉思特知识产权代理事务所(普通合伙) 61230 | 代理人: | 郝梦玲 |
地址: | 710075 陕西省西安*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 电路 优化 方法 | ||
本发明公开了一种宽异或电路优化方法,包括:根据待优化电路网表查找根XOR;根据所述根XOR形成XOR锥;对所述XOR锥进行公共端提取;对XOR锥按照预设规则进行分解,将分解结果存储至网表。本发明的宽异或电路优化方法通过对待优化电路网表进行分组分解,公共端提取等优化操作,使整个逻辑综合运行时间显著减少,并减少生成电路的面积和延时。
技术领域
本发明属于逻辑电路优化,具体涉及一种宽异或电路优化方法。
背景技术
逻辑综合,在EDA(Electronic Design Automation电子设计自动化)工具中,是把数字电路的逻辑级描述进行逻辑优化和工艺映射,生成满足用户约束(如面积、时序、功耗等)的与工艺相关的门级工艺网表。逻辑优化包括组合逻辑优化和时序逻辑优化,而组合逻辑优化是对组合逻辑电路进行优化,包括两级逻辑优化和多级逻辑优化。在基于覆盖表表示的逻辑综合中,一个n输入的XOR(异或)门会有2n-1个最小项。当n比较大时,其覆盖表中最小项数会以指数增长而变得超大,从而给逻辑综合系统的运行时间和存储空间带来巨大挑战。
发明内容
为了解决现有技术中存在的上述问题,本发明提供了一种宽异或电路优化方法。本发明要解决的技术问题通过以下技术方案实现:
本发明实施例提供了一种宽异或电路优化方法,包括:
根据待优化电路网表查找根XOR;
根据所述根XOR形成XOR锥;
对所述XOR锥进行公共端提取;
对XOR锥按照预设规则进行分解,将分解结果存储至网表。
在一个具体实施方式中,根据待优化电路网表查找根XOR,包括:
遍历所述待优化电路网表,当判断当前XOR包括非XOR扇出,且当前XOR为宽XOR,则确定所述当前XOR为根XOR。
在一个具体实施方式中,遍历所述待优化电路网表,当判断当前XOR包括XOR扇入,且当前XOR为窄XOR,则确定所述当前XOR为根XOR。
在一个具体实施方式中,遍历所述待优化电路网表,当判断当前XOR扇出到至少两个XOR锥,且当前XOR为宽XOR,则确定所述当前XOR为根XOR。
在一个具体实施方式中,根据所述根XOR形成XOR锥,包括:
将所述根XOR作为XOR锥的初始输入;
获取所述XOR锥的每一个扇入;
当判断所述XOR锥扇入为XOR,且该扇入的XOR仅扇出到所述XOR锥,则将该扇入的XOR的输入加入所述XOR锥,或者,判断所述XOR锥的扇入为非XOR,则将该扇入作为所述XOR锥的终止扇入。
在一个具体实施方式中,根据所述根XOR形成XOR锥之后还包括:
对所述XOR锥的输入进行冗余处理。
在一个具体实施方式中,对所述XOR锥的输入进行冗余处理,具体包括:
计算所述XOR锥中同一网线驱动的输入中任一数据输入出现的次数;
当该任一数据输入出现的次数为奇数次,则保留其中一个数据输入。
在一个具体实施方式中,对所述XOR锥的输入进行冗余处理,具体包括:
计算所述XOR锥中同一网线驱动的输入中任一数据输入出现的次数;
当该任一数据输入出现的次数出现偶数次,则在所述XOR锥上删除该输入。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安智多晶微电子有限公司,未经西安智多晶微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811639013.8/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种查找表的复用方法
- 下一篇:一种闭环反馈式可靠性高的晶振驱动电路