[发明专利]一种时钟控制电路及控制方法

权利要求书

1.一种时钟控制电路，其特征在于，所述时钟控制电路包括：时钟源、复位信号源、寄存器组以及时钟控制单元，所述时钟控制单元包括时钟调整模块和时钟门控，其中：

所述时钟调整模块的第一接收端与所述时钟源相连，所述时钟调整模块的第二接收端与所述复位信号源相连；所述时钟门控的数据输入端与所述时钟调整模块的输出端相连，所述时钟门控的时钟输入端与所述时钟源相连，所述时钟门控的输出端与所述寄存器组的一端相连，所述寄存器组的另一端与所述复位信号源相连，其中所述寄存器组中包括多个第一寄存器；

所述时钟调整模块接收到所述复位信号源输出的复位信号后，控制所述时钟门控在所述寄存器组中的各个第一寄存器接收到所述复位信号源输出的复位信号并完成复位后，将所述时钟源输出的第一时钟信号调整为第二时钟信号，并向所述寄存器组输出所述第二时钟信号，其中，所述时钟调整模块包括N个第二寄存器，N为大于1的整数，当所述时钟门控的数据输入端接收到所述第N个第二寄存器输出的数据时，所述时钟门控将第N个时钟周期后的所述第一时钟信号作为所述第二时钟信号输出至所述寄存器组。

2.根据权利要求1所述的时钟控制电路，其特征在于，所述时钟调整模块还包括数据源；

每个第二寄存器的时钟输入端与所述时钟源相连，每个第二寄存器的复位信号输入端与所述复位信号源相连，第一个第二寄存器的数据输入端与所述数据源相连，第I个寄存器的数据输入端与第I-1个寄存器的数据输出端相连，第N个寄存器的数据输出端与所述时钟门控的数据输入端相连，其中1＜I≤N。

3.根据权利要求2所述的时钟控制电路，其特征在于，所述时钟调整模块接收到所述复位信号后，将所述N个第二寄存器复位；

当第J个第二寄存器完成复位后，所述第一时钟信号在第J个时钟周期触发第J个第二寄存器，所述第J个第二寄存器的数据输出端将所述第J个第二寄存器的数据输入端接收到的数据输出至第J+1个第二寄存器的数据输入端，其中1≤J＜N；

当所述第N个第二寄存器完成复位后，所述第一时钟信号在第N个时钟周期触发所述第N个第二寄存器，所述第N个第二寄存器的数据输出端将所述第N个第二寄存器的数据输入端接收到的数据输出至所述时钟门控的数据输入端。

4.根据权利要求3所述的时钟控制电路，其特征在于，所述时钟调整模块中的第二寄存器的数量N由所述寄存器组中的目标第一寄存器接收到所述复位信号并完成复位的目标时长确定，且所述数据源输出的数据从所述第一个第二寄存器传输至所述第N个第二寄存器并由所述第N个第二寄存器传输至所述时钟门控的时长不小于所述目标时长；

其中，所述目标第一寄存器为所述寄存器组中接收到所述复位信号并完成复位的时长最长的第一寄存器，且当所述目标第一寄存器完成复位时，所述寄存器组中的除所述目标第一寄存器外的其他第一寄存器均完成复位。

5.根据权利要求1至4任一项所述的时钟控制电路，其特征在于，所述时钟控制电路还包括：滤波电路，其中：

所述滤波电路的接收端连接所述复位信号源，所述滤波电路的输出端与所述时钟调整模块的第二接收端相连，所述滤波电路的输出端还与所述寄存器组的另一端相连；

所述滤波电路在所述复位信号源输出所述复位信号后，消除所述复位信号在上电前和/或上电时产生的毛刺，得到消除毛刺后的复位信号。

6.一种时钟控制方法，其特征在于，所述方法适用于包括如权利要求1至5任一项所述的时钟控制电路的终端，所述方法包括：

终端内置的时钟源和复位信号源分别输出第一时钟信号和复位信号；

当所述终端内置的时钟调整模块接收到所述复位信号后，所述终端使其内置的时钟调整模块控制所述终端内置的时钟门控在所述终端内的寄存器组中的各个第一寄存器接收到所述复位信号并完成复位后，将所述第一时钟信号调整为第二时钟信号；

所述终端内置的时钟门控向所述终端内置的寄存器组输出所述第二时钟信号，其中，所述时钟调整模块包括N个第二寄存器，N为大于1的整数，当所述时钟门控的数据输入端接收到所述第N个第二寄存器输出的数据时，所述时钟门控将第N个时钟周期后的所述第一时钟信号作为所述第二时钟信号输出至所述寄存器组。