[发明专利]一种像素电路和显示装置

权利要求书

1.一种像素电路，包括数据电压写入模块、驱动模块、发光模块、发光控制模块和补偿模块；其特征在于，还包括存储模块，所述存储模块包括串联的至少两个电容；

所述数据电压写入模块用于向所述驱动模块写入数据电压；

所述补偿模块用于补偿写入所述驱动模块的数据电压；

所述存储模块用于存储所述数据电压，所述存储模块用于若以第一驱动频率驱动所述发光模块发光，所述存储模块的电容被设定为第一电容值；若以第二驱动频率驱动所述发光模块发光，所述存储模块的电容被设定为第二电容值；其中，所述第一驱动频率大于所述第二驱动频率，所述第一电容值小于所述第二电容值；

所述驱动模块用于根据所述数据电压输出驱动信号；

所述发光控制模块用于控制所述驱动信号输出至所述发光模块，控制所述发光模块发光。

2.根据权利要求1所述的像素电路，其特征在于，所述存储模块还包括第一端、第二端和至少一个第一晶体管；至少两个所述电容串联在所述存储模块的第一端和第二端之间，所述存储模块的第一端和第二端分别与所述驱动模块的控制端和所述像素电路的第一电源输入端电连接；每两个所述电容的公共连接极与一所述第一晶体管的第一极电连接，所述第一晶体管的第二极与所述存储模块的第二端电连接，各所述第一晶体管的栅极分别与所述像素电路的不同控制端电连接。

3.根据权利要求2所述的像素电路，其特征在于，所述存储模块还包括第二晶体管；

所述第二晶体管的第一极与所述存储模块的第一端电连接，所述第二晶体管的第二极与第一个所述电容的第二极电连接，后一个所述电容的第一极与前一个所述电容的第二极电连接，最后一个所述电容的第二极与所述存储模块的第二端电连接；

各所述第一晶体管的栅极和所述第二晶体管的栅极分别与所述像素电路的不同控制端电连接。

4.根据权利要求2所述的像素电路，其特征在于，所述存储模块还包括第二晶体管；

第一个所述电容的第一极与所述存储模块的第一端电连接，后一个所述电容的第一极与前一个所述电容的第二极电连接，最后一个所述电容的第二极与所述第二晶体管的第一极电连接，所述第二晶体管的第二极与所述存储模块的第二端电连接；

各所述第一晶体管的栅极和所述第二晶体管的栅极分别与所述像素电路的不同控制端电连接。

5.根据权利要求3或4所述的像素电路，其特征在于，各所述第一晶体管和所述第二晶体管中的至少一个晶体管导通，其他晶体管关断。

6.根据权利要求2所述的像素电路，其特征在于，所述存储模块包括两个所述电容和一个所述第一晶体管，或者，所述存储模块包括三个所述电容和两个所述第一晶体管。

7.根据权利要求2所述的像素电路，其特征在于，所述数据写入模块包括第三晶体管，所述驱动模块包括驱动晶体管，所述发光模块为发光二极管；所述发光控制模块包括第四晶体管；所述补偿模块包括第五晶体管；

所述第三晶体管的栅极和所述第五晶体管的栅极与所述像素电路的第一扫描信号输入端电连接，所述第三晶体管的第一极与所述像素电路的数据信号输入端电连接，所述第三晶体管的第二极与所述驱动晶体管的第一极电连接；所述驱动晶体管的第一极与所述第四晶体管的第二极电连接，所述驱动晶体管的第二极与所述第五晶体管的第二极和所述发光二极管的阳极电连接；所述发光二极管的阴极与所述像素电路的第二电源输入端电连接；所述第四晶体管的第一极与所述像素电路的第一电源输入端和所述存储模块的第二端电连接，所述第四晶体管的栅极与第一发光控制端电连接；所述驱动晶体管的栅极与所述第五晶体管的第一极和所述存储模块的第一端电连接。