[发明专利]一种基于FPGA/MCU的CPLD芯片的测试板

说明书

本发明涉及一种基于FPGA/MCU的CPLD芯片的测试板，包括：子板，所述子板上设置有测试座安装区；主板，所述主板位于所述子板的下方并与所述子板连接；所述主板上设置有FPGA芯片和MCU芯片，所述FPGA芯片与所述子板连接；所述MCU芯片与所述FPGA芯片连接；测试座，所述测试座设置于所述测试座安装区内；待测CPLD芯片设置于所述测试座内，所述待测CPLD芯片与所述子板连接。通过这种结构，可以更方便CPLD芯片在实验室内的全性能测试，同时减少了时间成本和经济成本。

技术领域

本发明属于集成电路领域，具体涉及一种基于FPGA/MCU的CPLD芯片的测试板。

背景技术

CPLD(Complex Programmable Logic Device)复杂可编程逻辑器件，是从PAL和GAL器件发展出来的器件，相对而言规模大，结构复杂，属于大规模集成电路范围。是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆(在系统编程)将代码传送到目标芯片中，实现设计的数字系统。CPLD只是能装载程序芯片的其中一个类。能烧录程序并能加密的芯片还有DSP，MCU，AVR，ARM等，也有专门设计有加密算法用于专业加密的芯片或设计验证厂家代码工作等功能芯片，该类芯片业能实现防止电子产品复制的目的。

请参见图1，图1为现有技术提供的一种CPLD芯片进行性能测试的结构示意图；在CPLD芯片到达用户端之前，要对CPLD芯片进行全性能测试，筛选出不符合设计要求的芯片。目前CPLD芯片全性能测试是在芯片完成封装后直接在封装测试厂进行的。测试时将待测CPLD芯片放在专用的socket(套接字)中，socket直接焊接在专用PCB底板上，待测芯片的所有管脚被引出，通过连接线连接到测试机器上，由测试机器tester端发送和接收数据，控制测试；CPLD芯片在用户端实验室内一般是直接焊接到PCB上，专板专测，测试内容单一。

但是，在脱离量产环境以后，要在公司内部对CPLD进行全性能测试，难以实现，返厂测试成本高、时间周期长，不利于异常分析。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种基于FPGA/MCU的CPLD芯片的测试板。本发明要解决的技术问题通过以下技术方案实现：

本发明的一个实施例提供了一种基于FPGA/MCU的CPLD芯片的测试板，包括：

子板，所述子板上设置有测试座安装区；

主板，所述主板位于所述子板的下方并与所述子板连接；所述主板上设置有FPGA芯片和MCU芯片，所述FPGA芯片与所述子板连接；所述MCU芯片与所述FPGA芯片连接；

测试座，所述测试座设置于所述测试座安装区内；待测CPLD芯片设置于所述测试座内，所述待测CPLD芯片与所述子板连接。

在本发明的一个实施例中，所述子板包括第一子板和第二子板，所述第一子板位于所述第二子板下方并与所述第二子板连接。

在本发明的一个实施例中，所述第一子板与所述第二子板通过第一排针活动连接；所述第二子板与所述主板通过第二排针活动连接。

在本发明的一个实施例中，所述第一排针的引脚与所述待测CPLD芯片的管脚一一对应。

在本发明的一个实施例中，所述第二排针的引脚与所述FPGA芯片的I/O管脚一一对应。

在本发明的一个实施例中，所述第一子板与所述第二子板通过第一排线活动连接；所述第二子板与所述主板通过第二排线连接。

在本发明的一个实施例中，所述第一子板、所述第二子板、所述主板均为PCB板。

在本发明的一个实施例中，所述第一子板、所述第二子板、所述主板均成矩形布置。