[发明专利]一种多个IP与EFPGA端口连接方法有效
申请号: | 201811646325.1 | 申请日: | 2018-12-29 |
公开(公告)号: | CN109670268B | 公开(公告)日: | 2022-11-25 |
发明(设计)人: | 靳松;王海力;连荣椿;马明 | 申请(专利权)人: | 京微齐力(北京)科技有限公司 |
主分类号: | G06F30/327 | 分类号: | G06F30/327;G06F30/337;G06F30/394;G06F30/392 |
代理公司: | 北京亿腾知识产权代理事务所(普通合伙) 11309 | 代理人: | 陈霁 |
地址: | 100080 北京市海淀区*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 ip efpga 端口 连接 方法 | ||
1.一种多个IP与EFPGA的端口连接方法,其特征在于,包括步骤:
使用硬件描述语言建立层次化设计工程,层次化设计工程中包含多个IP在欲连接EFPGA上的逻辑关系和顶层模块;
基于所述多个IP在欲连接EFPGA上的逻辑关系分别将多个IP的IO端口映射到顶层模块的端口上;且顶层模块端口上各IP的IO端口的映射按照各个IP的端口数量和性能要求的综合信息进行优先级排序形成IP序列;
对层次化设计工程运行逻辑综合,输出综合结果;所述综合结果中包含多组对应多个IP的IO;
将综合结果中第一IP的每一个IO与IO资源组中的任一合法IO资源进行分配;所述第一IP为所述IP序列中优先级最高的IP,所述IO资源组为欲连接EFPGA的IO模块的单侧端口的各IO资源;
对所述分配的结果进行全局布局、详细布局和绕线,得到绕线的时序性能结果;
至少两次将综合结果中第一IP的每一个IO与IO资源组中的任一合法IO资源进行分配,并对分配的结果分别进行全局布局、详细布局和绕线,得到至少两个时序性能结果,选择并保存时序性能结果最优的IO资源的位置信息;
从所述IO资源组中移除第一IP时序性能结果最优的IO资源形成新的IO资源组,从所述IP序列中移除第一IP形成新的IP序列;
若所述新的IP序列中存在IP,则至少两次将综合结果中新的第一IP的每一个IO与新的IO资源组中的任一合法IO资源进行分配,并对分配的结果分别进行全局布局、详细布局和绕线,得到至少两个时序性能结果,选择并保存时序性能结果最优的新的第一IP的IO资源的位置信息。
2.根据权利要求1所述的方法,其特征在于,所述将综合结果中第一IP的每一个IO与IO资源组中的任一合法IO资源进行分配的同时,将所述IP序列中除第一IP的其余IP与欲连接EFPGA的IO模块的选定单侧端口以外的其余端口的IO资源进行分配。
3.根据权利要求1所述的方法,其特征在于,多个IP的IO端口的映射与IO资源组进行分配过程中,全部选择欲连接EFPGA的IO模块的同侧端口的IO资源作为所述IO资源组。
4.根据权利要求1所述的方法,其特征在于,当所述IP序列中存在至少两个IP优先级相等时,随机选择其中任一IP的IO端口的映射与IO资源组进行分配。
5.根据权利要求1所述的方法,其特征在于,所述IO资源组包括输入资源组和输出资源组;所述IP的IO端口的映射根据方向性,选择所述输入资源组或所述输出资源组中的任一合法IO资源进行分配。
6.根据权利要求1所述的方法,其特征在于,所述硬件描述语言为VHDL或Verilog语言。
7.根据权利要求1所述的方法,其特征在于,所述层次化设计工程根据所述欲连接EFPGA进行设计。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于京微齐力(北京)科技有限公司,未经京微齐力(北京)科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811646325.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种数据处理方法和装置
- 下一篇:一种多通道并联的三动力组合发动机设计方法