[发明专利]微控制器及其制作方法

权利要求书

1.一种微控制器，其特征在于，包括：

逻辑控制基板，所述逻辑控制基板包括半导体器件层以及形成在所述半导体器件层上的互连介质层，所述半导体器件层中形成有中央处理器和至少一个逻辑控制器，所述互连介质层中形成有分别将所述中央处理器和所述逻辑控制器向外引出的电互连结构；

至少一个存储器裸芯以及至少一个具有非存储功能的非存储器裸芯，所有的所述存储器裸芯以并排的方式或堆叠的方式设置在所述互连介质层上，且至少一个所述存储器裸芯连接所述互连介质层中相应的电互连结构，以电连接所述中央处理器；所有的所述非存储器裸芯以并排的方式或堆叠的方式设置在所述互连介质层上，并电连接所述互连介质层中相应的电互连结构，以电连接对应的所述逻辑控制器。

2.如权利要求1所述的微控制器，其特征在于，所述存储器裸芯至少包括一级存储器裸芯。

3.如权利要求2所述的微控制器，其特征在于，所述一级存储器裸芯通过焊垫电连接所述互连介质层中相应的电互连结构，以电连接所述中央处理器；或者，

所述一级存储器裸芯通过再布线结构和焊垫电连接所述互连介质层中相应的电互连结构，以电连接所述中央处理器。

4.如权利要求2所述的微控制器，其特征在于，所述一级存储器裸芯粘合在所述逻辑控制基板上；

所述一级存储器裸芯中具有第一插塞，所述一级存储器裸芯的上表面形成有第一再布线，与所述第一插塞电连接，所述第一插塞通过所述互连介质层中的电互连结构电连接所述中央处理器；

和/或，所述一级存储器裸芯的下表面或所述互连介质层上形成有第二再布线，所述第二再布线与所述第一插塞电连接，并通过所述互连介质层中的电互连结构电连接所述中央处理器。

5.如权利要求2所述的微控制器，其特征在于，所述一级存储器裸芯粘合在所述逻辑控制基板上；

所述逻辑控制基板中具有第二插塞，所述第二插塞与所述一级存储器裸芯、所述中央处理器电连接；

或者，所述逻辑控制基板中具有第二插塞,所述逻辑控制基板的上表面形成有第三再布线，与所述第二插塞电连接，所述第三再布线与所述一级存储器裸芯、所述中央处理器电连接；和/或，所述逻辑控制基板的下表面形成有第四再布线，与所述第二插塞电连接，所述第二插塞与所述一级存储器裸芯、所述中央处理器电连接。

6.如权利要求2所述的微控制器，其特征在于，所述一级存储器裸芯包括指令集存储器裸芯。

7.如权利要求2所述的微控制器，其特征在于，所述存储器裸芯还包括：一级以下的存储器裸芯。

8.如权利要求7所述的微控制器，其特征在于，所有的所述存储器裸芯并排分布在所述逻辑控制基板上。

9.如权利要求8所述的微控制器，其特征在于，所述一级以下的存储器裸芯电连接所述一级存储器裸芯，通过所述一级存储器裸芯间接电连接所述中央处理器；或，

所述一级以下的存储器裸芯电连接所述互连介质层中相应的电互连结构，以电连接所述中央处理器或逻辑控制器。

10.如权利要求7所述的微控制器，其特征在于，所述一级以下的存储器裸芯堆叠在所述一级存储器裸芯上。

11.如权利要求10所述的微控制器，其特征在于，所述一级以下的存储器裸芯与所述一级存储器裸芯电连接，所述一级存储器裸芯与所述中央处理器电连接。

12.如权利要求6所述的微控制器，其特征在于，在所有的所述存储器裸芯中，所述指令集存储器裸芯焊接到所述互连介质层上且距离所述中央处理器最近，用于供所述中央处理器的指令的存取，且所述指令集存储器裸芯与所述中央处理器在所述互连介质层的上表面上的投影具有重叠区域，所述指令集存储器裸芯和所述中央处理器通过所述重叠区域的所述互连介质层中的电互连结构垂直电连接。