[发明专利]晶体谐振器与控制电路的集成结构及其集成方法

权利要求书

1.一种晶体谐振器与控制电路的集成方法，其特征在于，包括：

提供器件晶圆，所述器件晶圆中形成有控制电路，并刻蚀所述器件晶圆以形成所述晶体谐振器的下空腔；

在所述器件晶圆的正面上形成包括上电极、压电晶片和下电极的压电谐振片，所述压电谐振片位于所述下空腔的上方；

在所述器件晶圆上形成连接结构，所述压电谐振片的上电极和下电极通过所述连接结构电性连接至所述控制电路；以及，

在所述器件晶圆的正面上形成封盖层，所述封盖层遮罩所述压电谐振片，并与所述压电谐振片及所述器件晶圆围成所述晶体谐振器的上空腔。

2.如权利要求1所述的晶体谐振器与控制电路的集成方法，其特征在于，所述器件晶圆包括基底晶圆和形成在所述基底晶圆上的介质层，所述下空腔形成在所述介质层中。

3.如权利要求2所述的晶体谐振器与控制电路的集成方法，其特征在于，所述基底晶圆为绝缘体上硅基底，包括沿着由所述背面至所述正面的方向依次层叠设置的底衬层、掩埋氧化层和顶硅层；以及，所述下空腔还从所述介质层延伸至所述掩埋氧化层。

4.如权利要求1所述的晶体谐振器与控制电路的集成方法，其特征在于，所述压电谐振片的形成方法包括：

在所述器件晶圆表面的设定位置上形成下电极；

键合压电晶片至所述下电极；

在所述压电晶片上形成所述上电极；或者，

所述压电谐振片的上电极和下电极形成在压电晶片上，三者作为整体键合至所述器件晶圆上。

5.如权利要求4所述的晶体谐振器与控制电路的集成方法，其特征在于，形成所述下电极的方法包括蒸镀工艺或薄膜沉积工艺；以及，形成所述上电极的方法包括蒸镀工艺或薄膜沉积工艺。

6.如权利要求1所述的晶体谐振器与控制电路的集成方法，其特征在于，所述控制电路包括第一互连结构和第二互连结构，所述连接结构包括第一连接件和第二连接件；

其中，所述第一连接件连接所述第一互连结构和所述压电谐振片的下电极，所述第二连接件连接所述第二互连结构和所述压电谐振片的上电极。

7.如权利要求6所述的晶体谐振器与控制电路的集成方法，其特征在于，所述下电极位于所述器件晶圆的表面上，并且所述下电极还从所述压电晶片的下方延伸出以和所述第一互连结构电性连接，所述下电极中从所述压电晶片延伸出的部分构成所述第一连接件。

8.如权利要求6所述的晶体谐振器与控制电路的集成方法，其特征在于，在形成所述下电极之前，在所述器件晶圆上形成所述第一连接件，所述第一连接件与所述第一互连结构电连接，以及在所述器件晶圆上形成所述下电极之后，所述第一连接件电连接所述下电极。

9.如权利要求8所述的晶体谐振器与控制电路的集成方法，其特征在于，所述第一连接件包括重新布线层，所述重新布线层和所述第一互连结构连接；以及，在所述器件晶圆上形成所述下电极之后，所述互连线与所述下电极电连接。

10.如权利要求6所述的晶体谐振器与控制电路的集成方法，其特征在于，所述第二连接件的形成方法包括：

在所述器件晶圆上形成塑封层；

在所述塑封层中形成通孔，并在所述通孔中填充导电材料以形成导电插塞，所述导电插塞的底部电性连接至所述第二互连结构，所述导电插塞的顶部暴露于所述塑封层；

在形成有所述上电极之后，所述上电极延伸出所述压电晶片至所述导电插塞的顶部，以使所述上电极和所述导电插塞电性连接；或者，在形成有所述上电极之后，在所述塑封层上形成互连线，所述互连线的一端覆盖所述上电极，所述互连线的另一端覆盖所述导电插塞；以及，

去除所述塑封层。