[发明专利]一种像素电路和显示装置

权利要求书

1.一种像素电路，包括数据电压写入模块、驱动模块、发光模块；其特征在于，还包括存储模块，所述存储模块包括串联的至少两个第一电容；

所述数据电压写入模块用于向所述驱动模块写入数据电压；

所述存储模块用于存储所述数据电压，所述存储模块用于若以第一驱动频率驱动所述发光模块发光，所述存储模块的电容值被设定为第一电容值；若以第二驱动频率驱动所述发光模块，所述存储模块的电容值被设定为第二电容值；其中，所述第一驱动频率大于所述第二驱动频率，所述第一电容值小于所述第二电容值；

所述驱动模块用于根据所述数据电压驱动所述发光模块发光。

2.根据权利要求1所述的像素电路，其特征在于，所述数据电压写入模块包括输入端、输出端和控制端，所述驱动模块包括输入端、输出端和控制端，所述存储模块包括第一端和第二端，至少两个所述第一电容串联在所述存储模块的第一端和第二端之间，所述存储模块的第一端与所述驱动模块的控制端电连接，所述存储模块的第二端与所述驱动模块的输入端或所述驱动模块的输出端电连接；

所述存储模块还包括与所述第一电容一一对应的第一晶体管，所述存储模块中每个第一电容的第一极通过对应的第一晶体管与所述存储模块的第一端电连接，后一个所述第一电容的第一极与前一个所述第一电容的第二极电连接，最后一个所述第一电容的第二极与所述存储模块的第二端电连接；

所述第一晶体管的栅极与所述像素电路的不同控制端电连接。

3.根据权利要求2所述的像素电路，其特征在于，所述存储模块还包括至少一个第二电容，每个所述第二电容与任一所述第一晶体管并联连接。

4.根据权利要求2或3所述的像素电路，其特征在于，同一时刻与所述第一电容组一一对应的第一晶体管中的一个导通。

5.根据权利要求2或3所述的像素电路，其特征在于，所述数据电压写入模块包括第二晶体管，所述驱动模块包括第三晶体管，所述第二晶体管的栅极与所述像素电路的第一扫描信号输入端电连接，所述第二晶体管的第一极与所述像素电路的数据信号输入端电连接，所述第二晶体管的第二极与所述第三晶体管的栅极电连接；

所述第三晶体管的第一极与所述像素电路的第一电压信号输入端电连接，所述第三晶体管的第二极与所述发光模块的第一极连接，所述发光模块的第二极与所述像素电路的第二电压信号输入端电连接；

所述第三晶体管的栅极作为所述驱动模块的控制端，与所述存储模块的第一端电连接，所述第三晶体管的第一极作为所述驱动模块的输入端，与所述存储模块的第二端电连接。

6.根据权利要求2或3所述的像素电路，其特征在于，还包括发光控制模块和补偿模块；

所述发光控制模块用于控制驱动信号输入所述发光模块，以控制所述发光模块发光；

所述补偿模块用于补偿写入所述驱动模块的数据电压。

7.根据权利要求6所述的像素电路，其特征在于，所述数据电压写入模块包括第四晶体管，所述驱动模块包括第五晶体管，所述发光控制模块包括第六晶体管，所述补偿模块包括第七晶体管；

所述第四晶体管的栅极与所述像素电路的第二扫描信号输入端电连接，所述第四晶体管的第一极与所述像素电路的数据电压输入端电连接，所述第四晶体管的第二极连接至所述第五晶体管的第一极；

所述第五晶体管的第一极通过所述第六晶体管与所述像素电路的第一电压信号输入端电连接，所述第五晶体管的第二极连接至所述发光模块的一端，所述发光模块的另一端与所述像素电路的第二电压信号输入端电连接，所述第五晶体管的栅极与所述存储模块的第一端电连接，所述存储模块的第二端连接至所述像素电路的第一电压信号输入端，所述第六晶体管的栅极与所述像素电路的发光控制信号输入端电连接；

所述第七晶体管的栅极与所述像素电路的第二扫描信号输入端电连接，所述第七晶体管的第一极与所述第五晶体管的第二极电连接，所述第七晶体管的第二极连接至所述第五晶体管的栅极。