[发明专利]一种处理方法及第一设备、第二设备有效
申请号: | 201811648355.6 | 申请日: | 2018-12-30 |
公开(公告)号: | CN109710479B | 公开(公告)日: | 2021-05-18 |
发明(设计)人: | 张兆民;许幼岳 | 申请(专利权)人: | 联想(北京)有限公司 |
主分类号: | G06F11/22 | 分类号: | G06F11/22;G06F11/273;G06F8/61 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 王宝筠 |
地址: | 100085 北京市*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 处理 方法 第一 设备 第二 | ||
本申请公开了一种处理方法及第一设备、第二设备,所述方法包括:由第一设备的第一组件基于预定的网络传输协议接收第二设备发送的第一数据,并将所接收的第一数据写入第一设备的第二组件中;在此基础上,由第一设备的所述第一组件基于所述网络传输协议接收所述第二设备发送的调试信号,并响应于该信号向所述第二组件发送调试指令,以实现对所述第一设备的第二组件中的所述第一数据进行调试。由此可见,本申请实现了基于网络传输协议、借助第一电子设备中的第一组件远程向第一设备的第二组件进行数据写入及调试,从而,应用本申请方案,可实现设备组件代码的远程烧录及调试,为设备组件的代码烧录及调试提供了方便。
技术领域
本发明属于设备的测试与维护技术领域,尤其涉及一种处理方法及第一设备、第二设备。
背景技术
服务器等设备的CPU(Central Processing Unit,中央处理器)中可能会集成有FPGA(Field-Programmable Gate Array,现场可编程门阵列),比如Intel CPU的内部即包括有预先集成的FPGA等,在开发CPU的FPGA处理逻辑时,需要把开发的逻辑代码(二进制流文件)烧录到CPU的FPGA中进行调试,以验证其是否符合预期。
目前,通常所采用的调试方法为:将FPGA的调试下载器,比如USB(UniversalSerial Bus,通用串行总线)Blaster插接到设备主板的FPGA JTAG(Joint Test ActionGroup;联合测试工作组)接口上,并同时将该调试下载器与调试主机相连接,在此基础上,由调试主机通过该调试下载器将代码烧录到主板上CPU中的FPGA进而对主板上CPU中的FPGA进行调试。该方法需要预先借助一额外的FPGA调试下载器如USB Blaster等将调试主机与主板的FPGA JTAG进行物理连接,操作麻烦,给FPGA代码的烧录及调试带来了不便,且未能实现FPGA的远程代码烧录及调试。
发明内容
有鉴于此,本发明的目的在于提供一种处理方法及第一设备、第二设备,用以实现设备组件如FPGA等的远程代码烧录及调试,为设备组件代码烧录及调试提供方便。
为此,本发明公开如下技术方案:
一种处理方法,应用于第一设备的第一组件,该方法包括:
基于预定的网络传输协议接收第二设备发送的第一数据;
将所述第一数据写入所述第一设备的第二组件中;
基于所述网络传输协议接收第二设备发送的调试信号;
向所述第二组件发送调试指令,以对所述第二组件中的所述第一数据进行调试;所述调试指令基于所述调试信号生成。
上述方法,优选的,所述第一组件为所述第一设备的基板管理控制器,所述第二组件为所述第一设备的现场可编程门阵列。
上述方法,优选的,所述向所述第二组件发送调试指令,包括:
基于所述调试信号生成一调试指令,所述调试指令符合所述第二组件所使用的调试接口的接口格式;
通过所述调试接口将所述调试指令发送至所述第二组件。
上述方法,优选的,还包括:
获得所述第二组件中所述第一数据的调试结果信息,并基于所述网络传输协议将所述调试结果信息反馈至所述第二设备。
上述方法,优选的,还包括:
在所述第一数据调试成功,所述第一设备运行所述第一数据的情况下,判断是否符合预定条件,得到一判断结果;
若所述判断结果表示符合,则通过一预定的基于高速串行计算机扩展总线标准的传输协议获取所述第二组件的寄存器中的第二数据;所述第二数据能用于反映所述第一设备的第三组件和/或第二组件在运行中的错误信息;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联想(北京)有限公司,未经联想(北京)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811648355.6/2.html,转载请声明来源钻瓜专利网。