[实用新型]移位寄存器、液晶显示器及其栅极驱动电路

说明书

本实用新型公开了一种移位寄存器、液晶显示器及其栅极驱动电路，其中，移位寄存器包括：上拉节点；充电模块，充电模块的一端与上拉节点相连，充电模块的另一端作为移位寄存器的输出端；下拉节点；输入控制模块，输入控制模块在信号输入端提供的输入信号的作用下将下拉节点的电平拉低，并通过充电模块对上拉节点充电，以将上拉节点的电平拉高；上拉模块，上拉模块在上拉节点的电平的控制下将第一时钟信号端提供的第一时钟信号施加至移位寄存器的输出端。该移位寄存器在输入信号的作用下可以将下拉节点的电平直接拉低，以将上拉节点的电平快速拉高，从而可以防止输出端输出的信号异常。

技术领域

本实用新型涉及显示器技术领域，特别涉及一种移位寄存器、一种液晶显示器的栅极驱动电路和一种液晶显示器。

背景技术

液晶显示器一般由垂直和水平阵列式像素矩阵组成，在显示过程中通过栅极驱动电路输出栅极扫描信号，逐行扫描访问各像素。栅极驱动电路用于产生像素的栅极扫描电压，移位寄存器或者GOA(Gate Driver On Array，阵列基板行驱动)是一种将栅极驱动电路集成于TFT(Thin Film Transistor，薄膜晶体管)基板上的技术，每个移位寄存器将扫描信号依次传递给下一个移位寄存器，逐行开启TFT开关，完成像素单元的数据信号输入。

相关技术中，移位寄存器一般采用如图1所示的结构。其主要包括第一至第十晶体管M1-M10组成，具体连接方式见图1，此处不再赘述，其中，INPUT为信号输入端、RESET为复位信号端、VSS为电源信号端、CLK为第一时钟信号端、CLKB为第二时钟信号端、OUTPUT为输出端。

由图1可知，下拉节点PD信号的作用为给输出端OUTPUT和上拉节点PU降噪，而PD点信号是由PD_CN点信号控制的，通过PU点和M5、M6、M7、M8之间相互作用控制PD点信号的拉高和拉低，在INPUT的输入信号来临时，输入信号首先要给上拉节点PU充电。在充电的过程中，为实现对上拉节点PU的降噪，M9在下拉节点PD的电压的控制下，将电源信号端VSS的电压写入上拉节点PU，以对上拉节点PU放电实现对上拉节点PU的降噪，因此PU点的升高是较缓慢的，从而导致PD点的降低也是较缓慢的，如果PD点不能及时下拉，则会导致OUTPUT的输出异常。

实用新型内容

本实用新型旨在至少在一定程度上解决上述技术中的技术问题之一。为此，本实用新型的目的在于提出一种移位寄存器，该移位寄存器在输入信号的作用下可以将下拉节点的电平直接拉低，以将上拉节点的电平快速拉高，从而可以防止输出端输出的信号异常。

本实用新型的第二个目的在于提出一种液晶显示器的栅极驱动电路。

本实用新型的第三个目的在于提出一种液晶显示器。

为达到上述目的，本实用新型第一方面提出了一种移位寄存器，包括：上拉节点；充电模块，所述充电模块的一端与所述上拉节点相连，所述充电模块的另一端作为移位寄存器的输出端；下拉节点；输入控制模块，所述输入控制模块的第一端与所述下拉节点相连，所述输入控制模块的第二端与电源信号端相连，所述输入控制模块的第三端与所述上拉节点相连，所述输入控制模块的控制端与信号输入端相连，所述输入控制模块在所述信号输入端提供的输入信号的作用下将所述下拉节点的电平拉低，并通过所述充电模块对所述上拉节点充电，以将所述上拉节点的电平拉高；上拉模块，所述上拉模块的第一端与第一时钟信号端相连，所述上拉模块的第二端与所述上拉节点相连，所述上拉模块的第三端与所述移位寄存器的输出端相连，所述上拉模块在所述上拉节点的电平的控制下将所述第一时钟信号端提供的第一时钟信号施加至所述移位寄存器的输出端。